基于EDA的数字式时钟毕业设计.docVIP

摘 要 本设计为一个数字时钟万年历，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的万年历。 EDA是电子设计自动化（Electronic Design Automation）的缩写EP2C35F484C8，由时钟模块、控制模块、计时模块、数据译码模块、显示模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 关键词 数字时钟万年历；VHDL；FPGA Abstract The design for a multi-functional digital clock calendar, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions. The use of EDA design technology, hardware-description language VHDL description logi