Cadence下原理图的检查网表的生成处理.pptVIP

第四讲 Cadence下原理图的检查，网表的生成  张朋月，手zhangpy@yeah.net 北京知天行科技有限公司 课程简介 课程内容：.Cadence下原理图的检查，网表的生成及其它后处理工作。 课程目的：掌握原理图检查方法，掌握网表的生成方法及其它后处理方法。 讲座时间：30分钟 本节主要内容 后处理事宜 更改标题栏。 更新元件标号。 添加PCB封装。 DRC检查。 网表生成。 元件清单生成。 更改标题栏 用File?Open?Project打开上节所建立工程。注意每页图右下角的标题栏，右上图中是三幅图相同的标题栏，注意图中的红圈部分。我们做相应的修改。 只要点击红圈中的部分我们就可以修改该参数。 第一页修改后的情况如右下图所示。 第二、三页在与第一页做相同修改的情况下，还要修改右下图中画兰圈的部分。就是所属三页图中的第几页。 更新元件标号（一） 用File?Open?Project打开上节所建立工程。 在工程页面上用Tools?Annotate菜单命令或用下图中红圈中的工具栏命令来实现元件的重新编号。 更新元件标号（二） 左图是弹出的更新网络标号菜单。注意图中的红圈和兰圈。 要想更新元件的编号，要先复位元件的编号到R?或C?或U?等。即先进行红圈操作。确定后会在图中看到，所有的编号都被复位。 然后再点击兰圈所圈定的选项确定后就可以