电子技术基础 数字部分第十四讲——第五章5小节.ppt

1 学习要点 利用集成逻辑门组成的组合电路加上适当的反馈电路，就可以产生具有记忆功能的器件——触发器．触发器不仅能作时序逻辑电路中的基本元件使用，也能独立地作为控制元件使用。典型的集成触发器按功能分类，主要有基本R-S触发器，J-K触发器，D触发器。按工艺制造结构分类，主要有TTL型和CMOS型。1.1 触发器功能描述 1.触发器的工作特点 ①一个触发器必须具有两个输出端，这两个输出端的电平总是相反的，一个输出端为Q，另一个输出端则为。一般用Q端的电平表示触发器的状态。若Q=0，则说触发器的状态为0态;若Q=1，则说触发器的状态为1态。这两种状态的转换叫“翻转”。 ②除了基本R-S触发器外，其它触发器，如J-K触发器，D触发器，以及由这两种触发器演变而来的T触发器，不光有控制输入信号(J，K，D，T)，还有触发信号，称之为时钟信号CP。时钟信号决定了触发器的翻转时刻，而控制输入信号决定了触发器翻转后的状态，即次态Qn+1。时钟脉冲信号的触发基本上是边缘触发，较多的D触发器是CP脉冲上升沿触发，J-K触发器多数是CP脉冲下降沿触发。(其它情况的D、J-K触发器以产品说明书为准)。T触发器的翻转时刻则看是由何种触发器演变而来的，由D触发器演变来的则是CP脉冲上升沿触发：由J-K触发器演变来的则是CP脉冲下降沿触发。③描述各类触发器功能的工具是真值表、次态方程(状态方程)、激励表等，但这些描述工具都不能反映时钟脉冲信号CP的作用，而只能反映在CP脉冲作用后由控制输入信号与触发器原状态(Q)所共同确定的次态。在真值表、次态方程、激励表这三种描述工具中，真值表、次态方程是要熟记的。 2.触发器分类描述 (1)基本R-S触发器 其逻辑符号如图1-1所示。图中的小圈“0”没有反相的功能(不同于逻辑门输入端的小圈)，只表示输入低电平信号时起作用。SD叫置1端，RD叫置0端。 若其它触发器也配置了这种置0置1功能的输入端SD、RD ，则当RD≠SD时，其它输入信号都不起作用，由SD或RD直接按其功能置触发器状态为1态或0态。这种功能叫异步置0置1功能(或叫直接置0置1功能，即表示与时钟信号不同步)。只有当SD=RD=1时，才允许其它输入信号起作用。如果某个触发器只使用这两个输入端SD、RD ，就可以当基本R-S触发器使用。 (2)J-K触发器 其逻辑符号如图1-2所示。图中，RD 、SD是异步置0置1端。J，K是两个控制输入端，也叫激励输入端。CP是时钟触发信号，此输入端处的小圈“o”表示在CP脉冲下降沿触发。其它功能如真值表1-2所示。在画J-K触发器工作波形以及分析J-K触发器组成的时序逻辑电路时，都要求熟记其真值表或其次态方程。 由J-K触发器的真值表可得次态方程 J-K触发器包括主从型J-K触发器和边缘型J-K触发器。它们同是在CP脉冲下降沿触发，只是主从型J-K触发器抗干扰能力差些，工作时要求CP脉冲为窄脉冲(CP＝1的宽度小)，否则工作不可靠。 (3)D触发器 D触发器的逻辑符号如图1-3所示，其真值表如表1-3所示。图中CP输入端处无小圈“o”，表示在CP脉冲上升沿触发。除了异步置0置1端外，只有1个控制输入端D。因此D触发器的真值表比J-K触发器的简单。D触发器的次态方程 Qn+1=D D触发器的抗干扰能力强。工作时，对CP脉冲宽度的要求没有主从J-K触发器那么苛刻。 (4)T触发器 T触发器并没有独立的产品，主要由J-K触发器和D触发器转换而来。由J-K触发器转换而来的T触发器逻辑符号如图1-4(a)所示；由D触发器转换而来的逻辑符号如图1-4(b)所示。其差别就是前者是在CP脉冲下降沿触发，后者是CP脉冲上升沿触发。T触发器的真值表如表1-4所示。 这种触发器特点很明显：T=0时，触发器由CP脉冲触发后，状态仍然不变。T=1时，每来一个CP脉冲触发，触发器状态就改变一次。对于T=1的这种情况下的T触发器又叫 T’ 触发器或叫计数触发器。由T触发器真值表可得到T触发器的次态方程； Qn+1=T Q + TQ= T ⊕Q 只要比较T触发器和J-K触发器、D触发器的次态方程，就可知道T触发器是怎样由后两种触发器转换得来的。 ①由J-K触发器转换为T触发器 转换的目的是以J-K触发器为主体，J、K端作为内部输入端，外部只提供控制信号T。转换的实质是J、K端如何与T端连接。 比较两种触发器的次态方程 可得到J= T ,K= T，因此，转换图如图1-5所示。 ②由D触发器转换为T触发器 转换的目的是以D触发器为主体，外部提供控制信号T，转换的实质就是D端与T端及其它信