基于fpga的游标卡尺计时法高精度实现 high precision implementation of a timing vernier caliper based on fpga.pdfVIP

下载本文档

115
0
约1.74万字
约 4页
2017-11-02 发布于上海
举报
版权申诉

基于fpga的游标卡尺计时法高精度实现 high precision implementation of a timing vernier caliper based on fpga.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于fpga的游标卡尺计时法高精度实现 high precision implementation of a timing vernier caliper based on fpga

2016年第7期中州煤炭总第247期基于FPGA的游标卡尺计时法高精度实现黄倩 (中煤科工集团重庆研究院有限公司，重庆400039) 摘要：分析了激光测距、电缆故障定位、超声波测距等仪器仪表中用直接时间间隔测量时测量精度与计时时间精度的关系，提出了计时精度提高与硬件电路设计、硬件成本控制之间的矛盾；对比了直接时间测量采用直接计数法、时间间隔扩展法、时间一幅度转换法、延迟线内插法、游标卡尺计时法的优 MHz的硬件电路实缺点，从中优选出游标卡尺计时法；结合现场可编程逻辑阵列(FPGA)用主频100 现了计时精度高达60ps的实用方案；最后把它应用于电缆故障定位，将定位精度从0．5m提高到 0．0089In。关键词：直接时间间隔测量；时间间隔扩展法；延迟线内插法；游标卡尺计时法；FPGA 中图分类号：TD679 文献标志码：A 文章编号：1003—0506(2016)07—0102—04 ofa vernier basedonFPGA Highprecisionimplementationtiming caliper HuangQian Coal Research 400039，China) (ChinaTechnologyEngineeringGroupChongqingInstitute，Chongqing Abstract：The the betweenthemeasurementand when directtimeinterval paperanalyzedrelationship accuracytimingaccuracyusing measurementinlaser fault thecontradictionbetween the aecu— location，ultrasonic timing ranging，cable rangingetc．Proposed improving and thehardware the and ofthemethodssuchasdirect method，in— racy reducing cost．Bycomparingadvantagesdisadvantages counting tervalextension conversion line methodandSO vernier interpolation，vernier on，the method，time—amplitudemethod，delay calipertiming withfield hardwarecircuitwith1 00 methodwas chosen．Combined calipertiming finally programmablelogicarray(FPGA)，byusing schemewasrealizedwith to60 tothecablefault is MHz，a