第8章节MCS-51并行接口及扩展技术.pptVIP

第8章 MCS-51系统并行接口及扩展技术 DEL： MOV R7,#02 DEL1：MOV R6,#0FFH DEL2：DJNZ R6, DEL2 DJNZ R7, DELAY1 RET END 二、MCS-51对键盘的接口 1、键输入过程与软件结构 系统中的每一个键都对应一个功能，也就是说每一只键都对应一个有一定功能的子程序，检测到被按下键的位置后，利用软件转换成对应的键号，并转入该键的子程序中。 键抖动的电压波形： 消抖的方法有硬件和软件两种方法，硬件消抖主 要用触发器或单稳态电路构成消抖电路；软件去 抖的方法是在检测到有键按下时，利用程序延时 10ms左右，然后再次检测键的状态，确认无误后， 再执行后续操作 * * 一、MCS-51内部并行I/O口 8051有四个并行I/O接口：P0、P1、P2、P3，都有双向I/O功能。每个I/O端口都有一个8位数据锁存器和一个8位数据缓冲器组成，其中锁存器属于特殊功能寄存器，可直接用指令寻址，用于存放需要输出的数据。数据输入时只有缓冲没有锁存，因此各引脚上输入的数据必须保持到CPU把它读完为止。 P0：可以输出片外存储器的低八位地址，也可以同时用作8位双向数据总线。 P1：数据输入/输出使用 P2：输出片外存储器的高八位地址，也可以用作8位双向数据总线。 P3：数据输入/输出使用，还具有第二功能。 §1 MCS-51内部并行I/O口及应用 口线 第二功能 信号名称 P3.0 RXD 串行数据接收 P3.1 TXD 串行数据发送 P3.2 INT0 外部中断0申请 P3.3 INT1 外部中断1申请 P3.4 T0 定时器/计数器0计数输入 P3.5 T1 定时器/计数器1计数输入 P3.6 WR 外部RAM写选通 P3.7 RD 外部RAM读选通 二、I/O 口的输入和输出 各端口的输入操作是读引脚状态，输出操作是对锁存器的写入操作，所以，进行输入操作时，应首先用指令将锁存器置“1”，可使端口处于读引脚状态，否则读入的是锁存器状态，而不是引脚状态。 例：将P1口引脚的状态输入到ACC中。 MOV P1，#0FFH； MOV A，P1 三、I/O端口的应用举例 例：试编出模拟图中电路的程序 ORG 0500H D BIT 00H E BIT 01H G BIT 02H LOOP1: ORL P1， #08H LOOP2: MOV C，P1.3 JC LOOP2 ORL P1，#03H MOV C，P1.0 MOV D，C MOV C，P1.1 MOV E，C ANL C，D MOV G，C MOV C，E ORL C，D ANL C， /G CPL C MOV P1.2，C SJMP LOOP1 END §2 MCS-51系统并行接口的扩展技术 并行接口的扩展技术与存储器的扩展一样，选择好并行接口芯片后只需“挂”在总线上，并由译码电路提供一个片选信号就可以了。 一、可编程并行接口芯片Intel 8155A/8156A AD7~AD0: 地址/数据线，用于分时传送地址和数据信息，可与51单片机的P0口直接相连。8位地址线可对片内256个字节地址寻址。 IO/ M 当IO/ M=0时，CPU可对8155A片内256个字节的存储器进行操作。 当IO/ M=1时，CPU可对8155A片内各寄存器进行操作 CE:片选信号线（低电平有效，而8156A是高电平有效） ALE：地址锁存器信号，高电平有效，利用下降沿将地址信息锁住。 RD：读信号线，由MOVX A , @DPTR (或MOVX A ,