SoC原型验证技术的研究精品.PDFVIP

SoC 原型验证技术的研究 作者：马凤翔 孙义和 摘 要： 快 速系统原型技术已成为 SoC(片上系统)验证的主要手段之一,但大多数的原型描 述仍使用 Verilog/VHDL 语言,描述效率低。以软件编译式系统设计 (SCSD)为基础,提出了 SoC 的原型验证流程,用Handel-C 语言描述 SoC 原型,并直接实现在原型验证硬件上;用 SCSD 的软件工具、 RC1000 和 RC200 硬件平台搭建了一个 SoC 原型验证系统的样机,并在样机上 完成了 Lena 图像处理 SoC 的原型验证;在反复试验的基础上,改进了 SoC 原型验证流程,并 设计出了新的原型电路板。 关键词：原型 SoC 验证 软件编译式系统设计 Handel-C 由于SoC设计复杂度不断增加,使得缩短面市时间的压力越来越重。 虽然充分利用IP核大 大减少了SoC的设计时间,但SoC验证仍然非常复杂耗时。 SoC和ASIC的最大不同之处在于它 的系统特性,除了大量硬件模块之外,SoC还需要大量的固件和软件,如操作系统、驱动程序、 通讯协议以及应用程序 等。SoC硬件模块数目众多、内嵌软件复杂,传统的基于逻辑模拟的 验证方式已不再可行。 尤其是软硬协同验证时,模拟时间之长令人难以忍受。 为了缩短SoC 验 证时间,快速系统原型(Rapid System Prototype)验证,即硬件原型和软件原型结合验证,已 [1] 经成为SoC设计流程前期阶段的常用手段 。 快速系统原型验证的本质在于快速地实现SoC设计中的硬件模块,让软件模块在真正的 硬件上高速运行,实现SoC设计的软硬件协同验证。该技术 实现的基础是强大的FPGA和有力 的设计描述及编译工具。 原型验证系统由三个部分组成:系统硬件、软件编译器和运行程序。 系统硬件设计的核心部分是定制的 FPGA并行系统,用来实现SoC设计中的关键模块如Mpeg编 码器,系统硬件的常规模块可由商用芯片实现。软件编译器则把寄存器级或门级设计及其验 证环 境扁平化,映射到系统硬件。运行程序控制原型系统的运行、设计调试,一般采用C-API 编程,并且有开放的软件结构,便于后期紧密集成。 快速系统原型验证采用商用芯片实现设计中的常用模块,只有核心模块才用FPGA实现, 因此提高了原型系统的速度,减少了原型描述及其实现的 工作量,降低了原型验证系统的成 本,更适合于开发出针对某个领域的验证平台。但目前的SoC原型的描述主要使用Verilog或 者VHDL,描述的级别 低、复杂度高、容易出错,因此不能很快地实现SoC的原型。本文的目的 就是找出一种方法,用高级语言(如C语言)来描述SoC的原型,并实现在设计的原型 验证硬件 上。 1 SoC原型的Handel-C描述及其实现流程 Celoxica公司提出的软件编译式系统设计(Software-Compiled System Design,SCSD) 把软件设计技术引入硬件设计,直接用Handel-C语言描述硬件设计,大大改善了硬件设计效 率。SCSD的软件工具包括集成开 发环境(DK)、平台开发工具(PDK)以及系统级硬件描述语言 Handel-C等。DK可以编辑、模拟、调试并编译Handel-C源代码,生成 EDIF、Verilog或VHDL 代码,并能够与ModelSim一起协同模拟Handel-C和Verilog设计[2]。PDK由数据流管理器 (DSM)、平台抽象层(PAL)和平台支持库(PSL)三个层面构成[3]。 通过DSM,可以很方便地在软 件和硬件之间实现转移设计的功能,便于快速地划分设计,找到最优的划分方案;PAL提供与 API方式访问原型电路板一致的硬 件资源,实现Handel-C设计的可移植性;PSL为DK和 Handel-C设计提供与电路板、可