集成电路设计part13.ppt

Diode * W L H R = r H W L Sheet Resistance方块电阻 R ? R 1 R 2 R? 方块电阻 N阱电阻 N+电阻 P型电阻 100K?电阻？ 100?电阻？ 确定电阻宽度时，电流密度非常重要。 1?m宽度走0.5mA电流 Double poly process 最形象的电容结构为两个导电极板中间夹一个介质层，在版图识别中，可以看作导电极板的是POLY，METAL1，METAL2 以及扩散层，一般介质层都是由绝缘硅层构成的。电容主要为POLY-POLY 电容，METAL-POLY 电容，METAL2-METAL1 电容，多晶硅-n+扩散层MOS 电容，MOS 管源漏对接电容。 C=C0LW 用已有的层设计。 在IC中，电感无处不在。 版图：制造集成电路时所用的掩模上的几何图形。 版图设计就是根据电子电路性能的要求和制造工艺的水平，按照一定的规则，设计出元件的图形并进行排列、互连，以设计出一套供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。 版图设计是制造IC的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不合理，则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。 * 作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸，铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法，通过对样品性能的测试和显微镜观察，可分析出工艺中的问题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。 * 有源区：包含源、栅、漏 栅极：多晶硅 P+或N+掺杂：在有源区内 NMOS和PMOS至少有一种管子要做在阱内 接触孔：源、栅、漏和金属导线连接处 衬底必须接合适的电位。 * 1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底 2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅，注入区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝 硅栅CMOS 版图和工艺的关系 * 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。 须解释的问题： * 5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。 6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 7. 三层半布线 金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 须解释的问题： 设计规则是电路设计者和工艺工程师之间的协议，是保证正确制造出晶体管和各种连接的一套规则。 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。 什么是版图设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。 * 包括：1）最小宽度；2）最小间距；3）最小包围；4）最小延伸 * 共85页 * 图解术语： 1）宽度；2）间距；3）包