第二章节_51单片机内部结构.ppt

三、80C51的典型时序 指令微操作在时间上的次序，即时序。 单字节指令 双字节指令 1、单周期指令时序 2个机器周期中ALE有效4次，后3次读操作无效。 2、双周期指令时序 在第二机器周期无读操作码的操作，而是进行外部数据存储器的寻址和数据选通 。ALE信号会出现非周期现象。 访问外部RAM的双周期指令时序 2.4.3 80C51单片机的复位 一、复位电路 复位可使单片机或系统部件处于确定的初始状态。 上电复位电路 按键与上电复位 二、单片机复位后的状态 PC=0000H RAM：随机值（运行中复位不改变RAM内容 ） SFR状态 P0~P3=FFH SP=07H IP、IE和PCON：有效位为0 PSW=00H 2.6 80C51的并行口结构与操作 2.6.1 P0口、P2口的结构 一、 P0口的结构 1、 P0用作通用I/O口 系统不扩展（片外ROM、片外RAM ）时，P0用作通用I/O口。 MUX接锁存器反相端 T1截止，漏极开路 此时，C=0 输出时，执行口输出指令，数据在“写锁存器”信号作用下，经锁存器反向端送至T2，反相后送至P0.X。 输入时，数据可读自锁存器，也可读自引脚。由指令是“读锁存器”指令还是“读引脚”指令来决定。 “读—修改—写”类指令（如：ANL P0，A）产生“读锁存器”操作信号； 读锁存器可避免因外部电路原因使原口引脚的状态发生变化造成的误读。 “MOV”类指令（如：MOV A，P0）内部产生的是“读引脚”信号。此时要先向锁存器写入“1”，使T2截止，让引脚处于悬浮状态，使口处于高阻抗输入态。 否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。 因此，P0口作为通用I/O时，属于准双向口。 2、P0用作地址/数据总线 系统进行扩展（片外ROM、片外RAM ）时，P0用作地址/数据总线。 MUX接反相器 T1截止与导通由地址/数据线的状态决定 此时，C=1 执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。 执行输入指令时，首先低8位地址信息出现在地址/数据总线上。然后，CPU自动地使MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效。 P0口作为地址/数据总线使用时是一个真正的双向口。 二、 P2口的结构 P2用作通用I/O口 不扩展ROM，或只扩展256B的片外RAM时，仅用到了地址线低8位，P2仍可作为通用I/O口。 输出时，数据由D端进入锁存器，经反相器送至T，经T反相送引脚。 输入时，数据可读自锁存器，也可读自引脚。要根据输入采用的是“读锁存器”还是“读引脚”指令决定。 “读—修改—写”类指令， 锁存器Q端数据进入内部数据总线，与A逻辑运算后，结果又送回P2的锁存器并出现在引脚。 “MOV”类指令，操作信号是“读引脚”。应先要把锁存器写入“1”，使引脚高阻状态。 通用I/O口时，属于准双向口。且 P2的输出驱动有上拉电阻。 P2用作地址总线 当片外扩展ROM或扩展的RAM容量超过256字节时，硬件使C=1，MUX开关接向地址线，这时P2.X的状态与地址线的信息相同。 2.6.2 P1口、P3口的结构 P1口的结构 P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。 P1口是通用的准双向I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁存器写入1。 P3口的结构 P3用作第一功能（通用I/O） 对P3字节或位寻址时，硬件自动将W置1。口线为通用I/O口方式。 输出时，锁存器Q端与引脚状态相同； 输入时，先向锁存器写1，使引脚为高阻状态。数据在“读引脚”信号作用下，进入内部数据总线。 通用I/O口时，属于准双向口。 P3用作第二功能使用 当不对P3口寻址时，口锁存器的Q端自动置1。这时P3口作为第二功能使用 P3.0 ：RXD P3.1 ：TXD P3.2 ：INT0 P3.3 ：INT1 P3.4 ：T0 P3.5 ：T1 P3.6 ：WR P3.7 ：RD 2.6.3 并行口的负载能力 P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。 P0每一口线可驱动8个LSTTL负载 通用 I/O时，输出驱动电路是开漏方式，OC门