第4章 时序逻辑电路-时序IC.pptVIP

数制转换 一、由D触发器构成的并行寄存器 （2）74LS174引脚连接及其封装图 （3）74LS174逻辑符号和逻辑功能 用JK触发器组成的4位移位寄存器 双向移位寄存器 双向移位寄存器 以触发器FF0、FF1为例，其数据输入端D的逻辑表达式分别为 集成移位寄存器74194 74194功能表 4.5.1 计数器的分类 4.5.2 串行（移位寄存器型）计数器 一、 二进制串行计数器 二进制串行计数器连接规律——加1计数器 二进制串行计数器连接规律——减1计数器 二、环形计数器（模数M=n） 三、扭环形计数器 扭环形计数器有自启动功能吗？ 4.5.3 中规模计数器 第二步：设计组合电路 QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 3. 采用8输入数据选择器实现逻辑函数： D0=D1=D3=D5=0D2=D6=1 D4=QA，D7= 4.6 序列码发生器 目的：产生110001001110序列码 4. 选QD,QC,QB作为选择器的地址ABC。则 AB CD 00 01 11 10 00 01 11 10 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 八选一选择器实现函数：逻辑变量ABCD 选ABC做地址输入，可得八选一选择器的卡诺图 与函数的卡诺图比较，可确定相应的数据输入Di QDQCQB--ABC QA--D 4.6 序列码发生器 AB CD 00 01 11 10 00 01 11 10 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 若对应于的方格内 有0也有1，则应为1格对应的输入变量的积之和（此积之和式中只能含余下的变量）。 与函数的卡诺图比较，可确定相应的数据输入Di 若对应于选择器卡诺图的方格内全为1，则此Di= 1；反之，若方格内全为0，则Di = 0。 确定Di方法：对于函数卡诺图中 4.6 序列码发生器 第三步：画电路图 D0=D1= D3=D5=0 D2=D6=1 D4=QA， D7= Z 4.6 序列码发生器 产生110001001110序列码输出 从CP端输入时钟脉冲 数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。 数字电子钟 小 结 触发器：构成各种复杂数字系统的基本逻辑单元。 特 点：可以保存一位二值信息。 类 型：RS、JK、D、T、T′触发器。 逻辑表示：特性表、特性方程、状态转换图。 触 发 器 时序逻辑电路：包含存储单元的逻辑电路。 时序电路特点：任意时刻的输出不仅与该时刻的输入有关，还与电路的原状态有关。 时序电路类型：同步和异步；莫尔型和米莱型。 时序电路描述方法：逻辑函数表达式（状态方程、驱动方程、输出方程），状态转换表、状态转换图和时序波形图。 时序逻辑电路的分析和设计： 时序逻辑电路分析与设计 小 结 常用的时序模块：如计数器、寄存器、移位寄存器以及由它们组成的序列信号发生器等。 计数器类型：同步、异步；二进制、十进制、任意进制等。 移位寄存器：左移、右移及双向移动等。 本章重点：（1）识别中规模时序模块的功能， （2）熟悉其功能扩展，（3）具备应用时序模块及组合模块构成给定逻辑功能电路的能力。 中规模时序集成电路 小 结 作 业 P222 4-5 4-7 P223 4-10 P224 4-13 P224 4-19 P225 4-26 (实验验证） 以上为必做题，其他习题可任意选择 正确答案： 正确答