2.3 特殊问题的逻辑设计.pptVIP

2.3 考虑特殊问题的逻辑设计 * 2.3.1 多输出函数的逻辑设计 返回 2.3.2 利用任意项的逻辑设计 2.3.3 考虑级数的逻辑设计 2.3.1 多输出函数的逻辑设计 A1 A2 An F1 F2 Fn 组合逻辑电路 设计多输出电路的特殊问题是： 确定各输出函数的公用项，以使整个电路为最简，而不片面追求每个输出函数为最简。 [例10] 用与非门 实现下列多输出函数： F1=∑（1，3，4，5，7） F2= ∑（3，4，7） 解：化简上述函数，可得 返回 按此化简结果，可画出如图(a)所示的逻辑图。 (a) F1 F2 A B C ABC B C (b) F1 F2 C ABC B C F1= C + AB = C AB F2= BC + ABC = BC ABC F1= C + ABC F2= BC + ABC 则画出如图(b)所示的逻辑图。 如果从全局出发统一考虑 F1和 F2的各组成项，可将左式更改为： 2.3.2 利用任意项的逻辑设计 任意项 是指从约束方程推得的逻辑值为 0 的最小项， 也称无关项。 这样，可“任意”地在逻辑表达式中 加入此最小项，使其逻辑表达式为更简单。 [例11] 用与非门设计一个判别电路，以判别8421 BCD码所表示的十进制数之值是否大于等于 5。 解：由题意知其约束方程为： ∑(10,11,12,13,14,15) ＝ 0 然后列真值表如下： Φ Φ Φ Φ Φ Φ 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 F A B C D 真值表 由真值表列出 F 的逻辑表达式为： F ＝∑（5, 6, 7, 8, 9） ＋∑φ（10,11,12,13,14,15） F ＝ BD+BC+A Φ Φ 6 Φ Φ 7 9 Φ 5 8 Φ BD A BC AB CD 00 01 11 10 00 01 11 10 2.3.3 考虑级数的逻辑设计 ● 当逻辑电路的级数增多时，由于传输延迟时间增大，以致造成电路的工作速度不能满足要求。此时应设法压缩电路的级数，且使其在满足速度要求的前提下最简； ● 当电路要求门电路的扇入系数或扇出系数超出现有组件的技术指标时，应采用增加电路级数的办法，并使所设计的电路在满足现有组件的扇入或扇出系数的前提下为最简； ● 压缩级数和增加级数的设计思想是互斥的。 [例12] 用与非门、与或非门分别实现以下函数： F = AB + AC 据此画出电路逻辑图，电路的级数最少。该方法称为求反压缩法 ，仅适用于反函数较简单的情况。 返回 解：方案① 对上式进行变换得： 则 方案② 如果先求出 的最简“与或”表达式，再对 求反， 则 可求得级数最少的 F 。即 2.3.1 多输出函数的逻辑设计 2.3.1 多输出函数的逻辑设计 化简结果为： F=BD+BC+A * * * 2.3.1 多输出函数的逻辑设计 2.3.1 多输出函数的逻辑设计 化简结果为： F=BD+BC+A