74LS160四路抢答器设计.docVIP

江汉大学文理学院 课程设计报告 课程设计题目 多路抢答器 部 （系） 信息技术学部 专 业 电子信息工程2班 姓 名 学 号 指导教师 路银聚 设计日期 2014年 6月10日 目 录 一、设计题目 3 二、设计目的 3 三、主要内容及要求 3 四、基本原理及参考框图 3 五、设计方案 4 六、电路工作原理 4 七、仿真调试与分析 10 八、结论与心得 11 九、参考元件 12 一、设计题目 多路抢答器(74161/74160实现) 二、设计目的 在进行智力竞赛时，需要反映及时准确、显示清楚方便的定时抢答电路。通常多组参加竞赛，所以定时抢答设备应该包括一个总控制和多个具有显示及抢答设置的终端。 三、主要内容及要求 （1）设计一个智力竞赛抢答器，可同时提供4名选手参加比赛，按钮的编号为1、2、3、4。 （2）给主持人设置一个控制开关，用来控制系统的清零。 （3）抢答器具有数据锁存和显示的功能。主持人将系统复位后，参赛者按抢答开关，当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时，抢答器不再接收其他输入信号。 （4）设置计分电路。具有计分功能。每组参赛者起始分为100分，抢答后由主持人计分，答对1次加10分，否则减去10分 （5）定时功能。系统设置60秒定时时间，当有参赛者抢答成功后，定时器开始减法计数并显示，参赛选手在设定时间内回答成功，由主持人将定时电路复位；如果定时时间到，参赛者尚未回答成功，则发出报警信号，由主持人将定时电路复位。 四、基本原理及参考框图 图1 总体方案原理框图 如图所示，多路抢答器主要由抢答电路和控制电路组成。其工作过程为：接通电源后，主持人按下复位键，使抢答器处于禁止工作状态，按下开始键后，抢答器处于工作状态，当参赛者按下抢答键后，优先编码电路对抢答者的序号进行编码，由锁存器进行锁存，一码显示电路显示序号，控制电路使报警电路发出短暂声响，对输入编码电路进行封锁，禁止其他选手进行抢答。根据抢答者在3分钟定时时间内回答的情况，主持人可以对选手得分进行加/减控制，以上过程结束后，主持人可以通过控制开关，对相应的电路进行复位，以便进行下一轮抢答。 五、设计方案 如图所示为总体方框图。 设计方案：以74LS175+74LS48为主，构成抢答电路模块；以74LS192+数码管+蜂鸣器构成计时模块；以74LS192+74LS160为主构成计分模块。 其工作内容是主持人开关是74LS175的清零控制端，当主持人打下开关时整个电路开始工作，有一个抢答信号产生时74LS175被封锁，该芯片得不到时钟信号，处于不工作状态，不允许其他信号的输入有效，相对于方案二没有优先级，不会产生公平性的问题。在74LS175有了一个输出信号后，通过或门的组合产生一个编码给74LS48让其进行译码输出译码显示台号。例如编码为XXX1的有一号和三号，所以通过或门组合可以实现显示功能。优点是便于扩展，容易添加新的电路。 六、电路工作原理 1、电路完整工作过程描述（总体工作原理） ①抢答器鉴别模块: 图2 抢答器鉴别模块实现 抢答器模块=74LS175+74LS48+门电路+七段数码管 该电路完成个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键操作无效同时译码显示电路显示编号。工作过程：置于清除端时74LS175 图3 74LS175逻辑图 输入 输出 RD CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q L × × × × × L L L L H ↑ 1D 2D 3D 4D 1D 2D 3D 4D H H × × × × 保持 H L × × × × 保持 图4 74LS175的功能真值表从表可见： ① CLR是清零端，且低电平有效。② CLK是时钟脉冲，且下降沿触发。上图中的74ALS175N为一四路的锁存器，当CLK引脚输入上升沿时，1D-4D被锁存到输出端（1Q-4Q）。在CLK其他状态时，输出与输入无关 图5 74LS48逻辑图 ②抢答器计时模块： 图6 抢答器计时模块实现 抢答器计时模块=74LS192+数码管+蜂鸣器 定时电路选用十进制同步加减计数器74LS192进行设计。74LS192具有下述功能： （1）.异步清零：CR=1，Q3Q2Q1Q0=0000 （2）.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 （3）.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 （4） 图8 抢答