FPGA多功能数字钟.docVIP

基于FPGA的多功能数字钟设计 摘要 本设计为一个多功能的数字钟，具有时、分计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主芯片采用EP1C3T144C8N，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分显示，由按键输入进行数字钟的校时功能。 关键词：数字钟；VHDL；FPGA Abstract The design for a multi-functional digital clock, with hours and minutes count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QuartusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system chips used EP1C3T144C8N, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours and minutes respectively, using keys to modify digital clock. Keywords : digital clock; VHDL; FPGA 目录 1 绪论 1 1.1 选题背景 1 1.1.1 课题相关技术的发展 2 1.1.2 课题研究的必要性 2 1.2 课题研究的内容 3 2 FPGA简介 4 2.1 FPGA概述 4 2.2 FPGA基本结构 4 2.3 FPGA系统设计流程 7 2.4 FPGA开发编程原理 8 3 数字钟总体设计方案 10 3.1 数字钟的构成 10 3.2 数字钟的工作原理 11 4 单元电路设计 13 5 实验结论与研究展望 32 5.1 实验结论 32 5.2 研究展望 33 致谢 34 参考文献 41 1 绪论 现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronic design automatic,EDA）ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。 在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有1.1 选题背景 本节将从FPGA嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的芯片系统与设计——数字钟的设计与实现的必要性。 1.1.