第一单元：集成电路后端设计简介.ppt

集成电路后端设计简介 第一部分简单导言 集成电路的发展 集成电路（IC：Integrated Circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片上，并封装在一个外壳内，执行特定电路或系统功能的一种器件。 1965年，Intel公司创始人之一的Gorden E. Moore博士在研究存贮器芯片上晶体管增长数的时间关系时预测，芯片上晶体管数目每隔18个月翻一番或每三年翻两番，这一关系被称为摩尔定律(Moores Law) 集成电路的分类 集成电路设计方法 全定制方法（Full-Custom Design Approach） 适用于要求得到最高速度、最低功耗、最省面积和最高成品率的芯片设计 完全是由用户设计师根据所选定的生产工艺按自己的要求独立地进行集成电路产品设计，这样可以使所设计的电路具有尽可能高的工作速度、尽可能小的芯片面积和满意的封装 针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速度和功耗)以及最小的芯片面积。由于这种设计方法版图布局和布线都要用人工布置得尽可能紧凑，所以设计过程要花费大量的人力物力和时间。不仅开始设计时如此，检验和改正设计错误也是非常艰巨的工作 半定制方法（Semi-Custom Design Approach） 是一种库单元设计方法 各个单元具有同一高度(指版图尺寸)，但宽度不等。单元本身经过精心设计，并完成了设计规则检查和电学性能验证 设计者将所需要的单元从标准单元库中调出来，并排列成行，行间留有可调整的布线通道。再按设计电路的功能要求将各内部单元以及输入/输出单元连接起来，就得到所需的芯片版图 第二部分CMOS原理 MOS晶体管的基本结构 MOS（金属-氧化物-半导体）场效应晶体管，简称为MOS管（或器件），其核心结构是由导体、绝缘体与构成管子衬底的掺杂半导体这三层材料叠在一起组成的。 根据形成导电沟道的载流子的类型，MOS管被分为NMOS和PMOS。MOS晶体管实际是由两个PN结和一个栅电容组成的，包括Cgs、Cgd、 Cgb。 在MOS结构中，栅极为控制电极，它控制着漏和源之间沟道的电流。 早期的栅极材料采用的就是良导体金属铝。 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和pMOS两种类型的MOS管制作在同一芯片上。 MOS晶体管的基本工作原理 从漏到源是两个背对背的二极管。它们之间所能流过的电流就是二极管的反向漏电流。 如果把源漏和衬底接地，在栅上加一足够高的正电压，从静电学的观点看，这一正的栅电压将要排斥栅下的P型衬底中的可动的空穴电荷而吸引电子。 引起沟道区产生强表面反型的最小栅电压，称为阈值电压VT。 MOS晶体管的基本工作原理 根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件。对于N沟MOS器件而言，将阈值电压VT＞0的器件称为增强型器件，阈值电压VT＜0的器件，称为耗尽型器件。 PMOS器件和NMOS器件在结构上是一样的，只是源漏衬底的材料类型和NMOS相反，工作电压的极性也正好相反。 MOS晶体管性能分析 MOS晶体管性能分析 在电学上MOS管作为一种电压控制的开关器件。 当栅-源电压Vgs等于开启电压VT时，该器件开始导通。当源-漏间加一电压Vds以及 Vgs = VT时，由于源-漏电压和栅-衬底电压而分别产生的电场水平和垂直分量的作用，沿着沟道就出现了导电。源-漏电压（即Vds＞0）所产生的电场水平分量起着使电子沿沟道向漏极运动的作用。随着源-漏电压的增加，沿沟道电阻的压降会改变沟道的形状 MOS晶体管性能分析 （3）当有效栅电压（Vgs－VT）比漏极电压大时，随着Vgs的增加，沟道变得更深，这时沟道电流Ids既是栅极电压也是漏极电压的函数，习惯上称这个区域为“线性”区，或“电阻”区，或“非饱和”区。 （4）如果Vds大于Vgs－VT；即，当Vgd＜VT（Vgd为栅-漏电压）时，沟道不再伸展到漏极，处于夹断状态。在这种情况下，导电是由于正漏极电压作用下电子的漂移机理所引起的。 MOS晶体管性能分析 （5）在电子离开沟道后，电子注入到漏区耗尽层中，接着向漏区加速。沟道夹断处的电压降不变，保持在Vgs－VT，这种情况为“饱和”状态。这时沟道电流受栅极电压控制，几乎与漏极电压无关。 （6）影响源极流向漏极（对于给定的衬底电阻率）的漏极电流Ids大小的因素有： 1、源、漏之间的距离； 2、沟道宽度； 3、开启电压VT； 4、栅绝缘氧化层的厚度； 5、栅绝缘层