mbist理论知识.pdf

第七章 内建自我测试 (Built-in Self Test) 7.17.1 前言前言 7.17.1 前言前言 在数字科技演进下，超大规模集成电路 ( Very Large Scale Integration )已 经有戏剧性的影响，这些影响不仅使 VLSI 减少制作面积与制造成本，同时也增 加电路的复杂度。就这成效上而言 VLSI 的技术的确带来性能上的重大改善。在 这些 VLSI 实现的系统中，令人乐见的改善成就了效率与成本上很大的利益。然 而，这样的好处却也对 VLSI 的未来造成一些问题，其中的一个问题就是电路测 试，因为随着集成电路容量的成长，逐渐使测试变得更为困难。 高数量原件和有限的输出入是 VLSI 电路的特征，但传统的测试方式在这领域中 却时常变的没效率且不能令人满意。针对时序性线路的自动测试试样产生器 ( Automatic test pa ern generation )甚至不能用在许多大规模集成电路(LSI) 上，因此如同前章所叙，针对具测试能力的测试技术，像是串行扫描(serial scan) 的设计是必须实现的。但对 VLSI 的电路来说，此测试技术仍然涉及巨量的测试 试样与模拟花费，以及大量的测试输出入数据与巨量测试时间，因此为了延续 VLSI 工业成长，包含测试试样产生器与外部提供测试试样途径的测试方法学是 必要的。 对于任何途径来说，以下的目标要求是必须的: 有高且容易证明的失效涵盖率， 产生最少测试试样，最小的性能衰减，能在实际工作速度下测试，短的测试时间 和合理的硬件费用。针对以上的要求，内建自我测试系统( Bult-In Self-In ) 提 供了可行的解决方式。首先，内建自我测试系统利用减少不同芯片间的联系，来 克服因为有限的输出入所造成瓶颈，并进而减少相当多的测试试样与模拟过程， 除此以外经由测试时程安排，能使同一时间测试许多不同的单位来使测试时间相 对的缩短，且整个硬件面积的额外花费也能借 由仔细的设计与透过测试硬件的分 享而变小。 7.1.1 VLSI 测试问题7.1.1 VLSI 测试问题(VLSI Testing Problem) (VLSI Testing Problem) 7.1.1 VLSI 7.1.1 VLSI 测试问题测试问题(VLSI Testing Problem)(VLSI Testing Problem) 高晶体数量，有限的输出入，与时序行为让 VLSI 电路深具特色，但也反应了在 测试电路的困难。高晶体数量增加测试产生器的复杂度与错误 的模拟。有限的输 出入大大减少对内部电路控制能力与关察力。时序行为与时序测试试样产生器功 能有关 。所以时序测试试样产生器的自动化在测试领域仍是个主要待解决的课 题。 高晶体数量是 VLSI 最与众不同的特色 。典型得一个 VLSI 芯片包含数以千百计的 晶体。随着深次微米的科技演进，晶体数量可被推向超过一百万个的限制。这样 高数量的晶体对测试试样产生器与错误模拟有直接性的冲击 。即使是非常简单组 合线路，也可以发现执行测试试样产生器与错误仿真所需的计算机时间大约和逻 辑闸的总数量的三次方成比率 [ W ill82 ] 。同时，高原件数量也在测试试样的 储存和在测试时间上有很大的影响，一个合理的假设是说测试向量的数量和向量 宽度与电路的大小成线性比。因此测试时间与测试试样的储存与电路大小的平方 成比率。 10 GateCount SSI MSI 100 LSI 1,000 VLSI 1990 100,000 VLSI 2000 10,000,000 Pin Count SSI 10 MSI 20 LSI 40