计算机组成原理教学资料-第4章.pptVIP

第4章 数值的机器运算;;;4.1 基本算数运算的实现;4.1.1 加法器;2．串行加法器与并行加法器 加法器有串行和并行之分。在串行加法器中，只有一个全加器，数据逐位串行送入加法器进行运算；并行加法器则由多个全加器组成，其位数的多少取决于机器的字长，数据的各位同时运算。 串行加法器如图4-2所示。图中FA是全加器，A、B是两个具有右移功能的寄存器，C为进位触发器。由移位寄存器从低位到高位逐位串行提供操作数相加。如果操作数长n位，加法就要分n次进行，每次产生一位和，并行地送回A寄存器。进位触发器用来寄存进位信号，以便参与下一次的运算。 串行加法器具有器件少、成本低的优点，但运输速度太慢，所以除了某些低速的专用运算器外很少采用。 并行加法器可同时对数据的各位相加，但存在着一个加法的最长运算时间问题。这是因为虽然操作数的各位是同时提供的，但运算所产生的进位会影响高位的运算结果。例如：11.....11和00.....01相加，最低位运算所产生的进位将逐位影响至最高位，因此，并行加法器的最长运算时间主要是由进位信号的传递时间决定的而每个全加器本身的求和延迟只是次要因素，很明显，提高并行加法器速度的关键是尽量加快进位和传递的速度。 ;4.1.2 进位的产生和传递;4.1.3 并行加法器的快速进位;2.分组并行进位方式 实际上，通常采用分组并行进位方式。这种进位方式是把n位字长分为若