BEDA实验内容及要求.docVIP

EDA实验内容及要求 实验一 、原理图输入法练习 实验目的：1. 熟悉QuartusⅡ软件主界面的使用。 2．熟悉QuartusⅡ软件图形库的调用方法。 实验内容： 1． 利用QuartusⅡ软件的图形设计功能，用原理图输入法绘制图1所示电路并检查通过。（用U盘保存好文件） 图1 2． 自己设计一电路图并检查通过。 实验二、文本输入练习 实验内容：输入文件名为COUNTER10.VHD的实验参考程序，或自行输入一段程序并检查通过。 COUNTER10.VHD文件 library ieee; use ieee.std_logic_1164.all; entity counter10 is port(clk,CLRN:in std_logic; dout:out integer range 0 to 9); end counter10; architecture behav of counter10 IS begin process(clk) variable cnt:integer range 0 to 9; begin IF CLRN=0THEN CNT:=0; ELSIF clk=1and clkevent then if cnt=9 then cnt:=0; else cnt:=cnt+1; end if; end if; dout=cnt; end process; end behav ; 实验三、设计项目的编译 实验内容： 1．用图1所示的60进制计数器进行设计项目的编译，具体步骤参考书上P139内容。 2． 自己设计一电路进行设计项目的编译，具体步骤参考书上P139内容。 实验四、设计项目的仿真 实验内容： 1．用图1所示的60进制计数器进行设计项目的编译和仿真，具体步骤参考书上P149内容。 2． 自己设计一电路进行设计项目的编译和仿真，具体步骤参考书上P149内容。 实验五、层次化设计 实验内容： 1． 利用原理图输入法,设计一全加器，并编译检查通过生成符号文件。电路参考图2。 2.利用一位全加器符号设计生成一个四位带进位的加法器, 并编译检查通过 。电路参考图3。 图2 一位全加器 图3 四位加法器 2．对四位加法器进行仿真，观察结果并验证,参考图4。 图4 四位加法器仿真波形图 3．观察顶层设计文件的层次。 实验六、QuartusⅡ的定时分析及器件编程 实验内容： 1．用图1所示的60进制计数器进行设计项目的编译和仿真，然后进行3种模式的定时分析，及编程下载，具体步骤参考书上P155内容。 2．自己设计一时序电路进行设计项目的编译和仿真及3种模式的定时分析。 实验七、组合逻辑电路毛刺分析 实验内容： 1． 对于一个三输入的或门所产生的竞争和冒险进行毛刺分析 2． 自己设计一组合逻辑电路进行毛刺分析 实验八、QuartusⅡ中宏功能模块的设计 实验内容： 完成书上P135页的内容 自定义参数化宏功能模块的设计，并进行验证。 实验九、VHDL的基本描述语句——顺序语句的练习 实验十、VHDL的基本描述语句——并行语句的练习 实验十一 组合逻辑电路的设计 实验十二 时序逻辑电路的设计练习 实验报告样本 实验一 原理图输入法练习 一、实验目的 1．掌握QuartusⅡ的安装及基本使用。 2．掌握QuartusⅡ基本输入法—图形输入工具按钮的使用。 二 、实验设备与仪器 1．计算机 2．QuartusⅡ工具软件 三 、实验内容 1．QuartusⅡ软件的安装。 2．在图形编辑软件中，进行调入元件符号、放置元件、连线、放置输入输出引脚及放置节点标号等练习。 四 、实验原理 1．在时序电路中，计数器的应用十分普遍，例如常用的分频电路都是由计数器构成，在状态机中也经常用到计数器。设计一个60十进制同步计数器，可应用于钟表电路中。电路主要由两个十进制同步计数器74LS160组成。 2． 实验电路图如图1-1所示。 图1-1 五、实验步骤 1．QuartusⅡ软件的安装，只要在安装向导的指引下，按步骤的顺序执行，即可完成。 2．QuartusⅡ软件安装完毕后，在第一次运行时需要进行License设置，然后才可以使用。 具体步骤是： 启动QuartusⅡ软件，进入QuartusⅡ管理窗口。在Tools菜单下选择License Setup,在出现的对话框中找到Network interface Card (NIC)ID栏中有本机的网卡号，并将它拷贝出来，关闭QuartusⅡ软件。 运行QuartusⅡ软件的破解文件，运行Quartus_II_8.1破解器.exe后,直接点击“应用补丁”，如果出现“未找到该文件。