详解STM32 IIC运用.docx

初次使用时可能会遇到的问题刚开始调试时，用示波器发现时钟线一直为高电平，而且程序停在了 /* Test on I2C1 EV5 and clear it */ while(!I2C_CheckEvent(I2C1, I2C_EVENT_MASTER_MODE_SELECT)); 原因：是因为FSMC模块和I2C1模块共用了PB7引脚所以使得I2C1没有正常启动，而且即使你没有用到FSMC只是打开了FSMC的时钟也会影响I2C1的启动。解决办法是改用I2C2或者重定义I2C的时钟线和数据线到PB8、9引脚；或者关掉FSMC的时钟。使用stm32f103VBT6模拟i2c的时候. 管脚配置成GPIO_Mode_Out_OD固然，STM32 I2C硬件接口有设计不完善的地方，例如下面就是我从STM32最新的Errata sheet中总结出的，关于STM32 I2C接口设计上的一些缺陷和如何避开这些缺陷的推荐程序模型：（1）把I2C的中断优先级提升到最高（2）把发送多于2个字节的发送与接收封装成利用DMA收发的函数，而把对某I2C设备接收和发送一个字节的函数单独封装为一个POLLING （轮询）函数。（3）在寻址某一I2C DEVICE时要先CHECK I2C BUS 是否BUSY，如果忙，则等待指定时间，如果还是忙就说明I2C BUS 挂了（原因99.9%是由于我们的I2C通信时序并不十分尊守I2C规约，或者我们所封装的I2C通信模块没有加上防守代码（出错恢复代码）），这时要调用一个专门的用于通知 I2C BUS上的所有device，让他们结束当前内部的工作，重新准备好（下雨了，收衣服啦）。如下面的我的I2C模块的FUN 切片：该函数一定要用在主MCU的启动模块上，因为I2C总线在充当Master的MCU启动时，SDA和SCL有可能组合出刚好符合I2C规约的时序组合，比如一个开始位（START CONDITION），使得I2C BUS 立即当在那里（因为当主MCU真正需要发出一个START CONDITION时，发现I2C BUS 正处于BUS状态，而根据STM32 手册的START CONDITION说明可知，一个起始条件将会使得I2C BUS处于BUSY 状态, 下面的I2C2_Free_Buf fun 的基本用法：(注: I2C2_Free_Bus Fun 应放在线程中，而不是放在上图中的位置，这样会触发并进入一个硬件错误处理向量中断中)提示：摘自STM32 手册： I2C.SR1.Bit 0 位（SB）- Start bit(Master mode) - Set when a Start condition generated. - Cleared by software by reading the SR1 register followed by writing the DR register, or by hardware when PE=0.(4) 不要让I2C工作在88KHz的频率上，低于或者使用Fast-mode（400KHz）频率，这是STM32 I2C真正的一个硬件BUG（99.999%机率），但是也是可以编程避免的。（5）Programming the bit NOSTRETCH=0 in the I2C_CR1 register. 这样也可避免一个STM32 I2C硬件设计的一个小BUG（2。9。5节）（6）大部分的MCU的硬件I2C接口的工作模式是中断（高端的会用DMA）+状态机；因此状态机的编程概念要熟悉（7）STM32 I2C的硬件接口负责实现满足I2C总线的的规约，而我们（嵌入式编程开发者）则是通过I2C 控制寄存器和I2C的事件标志组合来启动状态机，然后让状态机按照由I2C SR1 和SR2所组合志来的事件自动工作，并在发送或接收完成后通过FLAG的方式或信号量的方式通知我们所写的读写函数，操作已经完成，或者在操作中出现了错误，如最常见的AF错误（device 在第9位上没有拉低SDA应答Master。）（8）I2C SR1 和SR2的功能分配（这是一个极易忽视的思考死角）从STM32 手册的I2C register map 中可以看到， I2C的SR1，主要是反映I2C通信的最基本的标志，要清除SR1的某个标志可以直接清除，而I2C的SR2即是辅助SR1的，他一般反映了I2C总一当前的工作状态，如BUSY，是主机模式还是从机模式，等等。关于SR2的很重要的一个编程模型是：要清除SR1的某些指定的标志位时，比如ADDR，先读SR1然后再读SR2将会清除掉已置位的ADDR。（9）Master在操作slave device时要先和他握一下手是很好的防守编程模型I2