chapter4 考虑电气特性的版图设计.pptVIP

CMOS集成电路版图 邓军勇 djy@xiyou.edu.cn 029版图设计中的相关主题 人 CMOS版图 大尺寸器件的设计 源漏区共用 阱和衬底连接 大尺寸器件的设计 细长的晶体管存在问题（假定：W/L=200） 栅氧化层电容 细长的栅引入一定大小电阻（寄生电阻减缓了寄生栅电容的充放电速度） 分裂晶体管 源漏区共用 Example: 如果多个管子被同一根连线连接可以源漏区共用以节省面积，若代表不同的管子呢？ 紧凑性版图 通过小的、易于理解的功能块构造大的设计 尽量将器件设计成矩形 阱连接和衬底连接 避免阱和衬底之间的PN结正偏 最简单的方法是N-Well接最正的电源，P衬底接最负的电源，即使用阱连接和衬底连接。 阱连接和衬底连接 尽可能多的设置阱连接、衬底连接 阱连接和衬底连接 细长的阱，阱连接不合适可能导致某些晶体管离阱连接太远而出问题。 阱连接和衬底连接 可以分割晶体管，在中间设置阱连接 阱连接和衬底连接 若晶体管宽度不大，可以在器件顶部放置阱连接 阱连接和衬底连接 采用环状阱连接结构 电阻 材料：多晶硅、氧化层、扩散层、金属层都可以制作电阻。 设计者能够改变的只有长度和宽度，即方块数。 电阻 所有材料都可以做电阻，实际上某些材料比其他材料更合适。 集成电路中材料层的典型电阻值： 多晶硅：2~3Ω/□ 金属：20~100mΩ/□ 扩散层：2~200 Ω/□ 常用电阻器的阻值范围有： 10~50 Ω 100~2k Ω 2k~100k Ω 若要得到阻值很大或很小的电阻，其尺寸将很长或很短而显得不合适。 需要增加额外的材料层或额外的工艺步骤改变每方欧姆数值。 电阻 基本电阻器版图 接触电阻 电阻器尺寸减小，接触电阻虽小但不可忽略 电阻器尺寸减小，接触孔也减小，接触电阻上升 接触电阻 通常接触电阻被认为是具有固定宽度的； 接触电阻与其宽度成反比。 改变体材料 为了得到每方欧姆更大或更小的电阻，可以改变电阻的体区材料。 实际电阻分析 接触区误差 体区误差 头区误差 实际电阻分析 扩展电阻 实际的最小电阻尺寸 经验法则：确保电阻器长宽比不小于2 特殊要求的电阻 大电阻-低精度：大电阻通常可以采用工艺所允许的最小尺寸。 特殊要求的电阻 小电阻-高精度：如果所需电阻阻值小、精度高，那么可以采用大尺寸（又宽又长），这样可以使误差的影响最小化。 各种电阻 多晶电阻 N阱电阻 金属电阻 N+电阻 电容 电容概述 电容计算 N阱电容 金属电容 电容概述 电容器是一种能够储存一定量电荷，即一定数目电子的器件。 电容概述 电容的DC特性：电容器隔断DC电压。 如果电路中有一定的DC电压输出，但某些电路并不需要该DC电压，则可以在通路上放置电容以隔断DC电压。 电容的AC特性：电容器是对频率敏感的电阻。 噪声过滤器：去耦电容器 电容计算 表面电容 C=ε×A/d 注：在IC中，电介质及其厚度由制造工艺所限定。因此单位面积的电容值是一个常数C1 Carea=ε×A/d= l×w×ε/d=l·w·C1 实际制备的电容器尺寸可能会比设计值偏大或偏小，用δ表示这种微小变化。则 Carea=（l+ δl）·（w+ δw)·C1 电容计算 边缘电容 研究发现沿着极板的边缘隐藏着电容，这种额外的电容称为边缘电容。 在远离电容器边缘的区域，边缘电容可以忽略。但在边缘附近则存在明显的电容，足以影响计算结果。这是电容器边缘对下极板的临近效应，是从上极板的竖直面发散出来的。 假定单位长度边缘电容为C2，则 Cperiphery=[2(l+ δl)+2(w+δw)]·C2 Ctotal= Carea+ Cperiphery N阱电容（扩散电容） 尽量使用现有的材料层。 这种伪FET是一种非常简单的电容器，由现有材料层构成，也称为扩散电容。 寄生电容 寄生电容 PIP电容 金属电容 大多数用于信号传输的电容由金属制备而成。这样可以消除PN结，从而消除寄生二极管的固有电容，也消除了对电压的依赖。 双极型晶体管 绝大多数器件都可以采用基本的CMOS工艺来制造。 CMOS晶体管中的固有栅电容降低了器件的工作速度。但三极管的开关区域可以做得很小，从而降低电容。 三极管用小尺寸解决了电容问题，具有更小的RC常数，因而工作速度更高。 基本结构工作原理 纵向工艺 NPN：纵向器件 纵向工艺 层的结构 如何连接基极和集电极呢 扩展水平长度是解决问题的关键 发射结的制备比集电结的制备更为重要 在顶部制备出能被最精确控制的区域，即发射结在顶部，而集电结在底部 纵向工艺 纵向工艺 NPN管的寄生效应 在所有的寄生参数中，最突出的是基区电阻和集电区电容。 横向PNP晶体管 双极型晶体管版图与CMOS