原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
知识详解一的作用并行总线接口在流行之前芯片之间的互联通过系统同步或者源同步的并行接口传输数据图演示了系统和源同步并行接口随着接口频率的提高在系统同步接口方式中有几个因素限制了有效数据窗口宽度的继续增加时钟到达两个芯片的传播延时不相等并行数据各个的传播延时不相等时钟的传播延时和数据的传播延时不一致虽然可以通过在目的芯片内用补偿时钟延时差但是变化时时钟延时的变化量和数据延时的变化量是不一样的这又进一步恶化了数据窗口源同步接口方式中发送侧把时钟伴随数据一起发送出去限制了对有效数据窗口的危害通常在发送侧
SerDes 知识详解
一、SerDes 的作用
1.1 并行总线接口
在 SerDes 流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据, 图
1.1 演示了系统和源同步并行接口。
随着接口频率的提高，在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的
继续增加。
时钟到达两个芯片的传播延时不相等(clock skew)
并行数据各个bit 的传播延时不相等(data skew)
时钟的传播延时和数据的传播延时不一致(sk
文档评论（0）