C6000 DSP 硬件结构.pdf

第2章C6000 DSP 硬件结构 General DSP System Block Diagram 片内存储器 片内总线 片外 存储器 片上 集成 CPU 外设 主要内容  C64X处理器  存储器 C64X处理器  处理器由三部分组成  CPU 内核：  有8个并行操作的功能单元，被分为类似的两套  有两组寄存器，每组包括16个32位寄存器  存储器：包括程序存储器和数据存储器  片内程序存储器总线宽度为256bit  每个周期可取8条32位指令  外设：  直接存储器访问DMA、外部存储器接口EMIF、 串口、扩展总线、定时器等 C64X处理器  CPU包括  程序取指单元、指令分配单元、指令译码单元  32个32位寄存器  两个数据通路，每个数据通路有4个功能单元  执行逻辑、位移、乘法、加法和数据寻址等操作  控制寄存器  控制逻辑  测试、仿真和中断逻辑  功能单元  .M：执行所有乘法操作  .S, .L：通用的算术、逻辑、分支函数  .D：主要用于数据从存储器加载到寄存器组 ，或将寄存器组数据存到存储器  .L1, .S1, .D1, .M1：读/写入寄存器组A  .L2, .S2, .D2, .M2：读/写入寄存器组B  两个寄存器组通过1X和2X交叉通路与另一侧 寄存器组的功能单元相连 CPU数据通路  数据通路包括：  2个通用寄存器组（A和B）  8个功能单元（.L1, .L2, .S1, .S2, .M1, .M2, .D1, .D2）  2个存储器读取通路（LD1和LD2）  2个存储器存储通路（ST1和ST2 ）  2个寄存器组交叉通路（1X和2X）  2个数据寻址通路（DA1和DA2）  通用寄存器组  每个寄存器组包括16个32位寄存器  A0~A15, B0~B15  存放数据和数据地址指针  A1, A2, B0, B1, B2可用于条件寄存器  A4~A7和B4~B7可用于循环寻址  支持32位和40位定点数据：40位跨放在两 个寄存器内 主要内容  C64X处理器  存储器 存储器  片内存储器：程序存储区和数据存储区  一些存储区可作为高速缓冲区(cache)  片外存储器：C6000通过片外存储器接口 (EMIF)可使用片外存储器  64X系列的存储器映射  内部存储器始终位于地址0  外部存储器起始地址：EMIFB为0x6000 0000，EMIFA为0x8000 0000 存储器  两级存储器结构  第一级程序cache：L1P  第一级数据cache：L1D  第二级存储器：L2。可配置为cache和SRAM 存储器  L1D：服务CPU的相关数据，16KB的cache  L1P：服务CPU的程序指令，16KB的cache  L2：作为cache和SRAM的总的空间一定， C6416中为1024KB  服务来自L1D, L1P, EDMA的请求  复位时，L2映射为SRAM  L2 cache空间：32KB~256KB，取决于L2模式 存储器