《The-Fundamentals-Of-Digital-Semiconductor-Testing》-中文版C.pdf

第二章.半导体测试基础 三．测试系统 测试系统称为ATE ，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量 仪器、信号发生器、模式（pattern ）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应 用中体验到的操作条件，以发现不合格的产品。 测试系统硬件由运行一组指令（测试程序）的计算机控制，在测试时提供合适的电压、电流、 时序和功能状态给DUT 并监测DUT 的响应，对比每次测试的结果和预先设定的界限，做出pass 或 fail 的判断。  测试系统的内脏 图2-1 显示所有数字测试系统都含有的基本模块，虽然很多新的测试系统包含了 更多的硬件，但这作为起点，我们还是拿它来介绍。 “CPU”是系统的控制中心，这里的 CPU 不同于电脑中的中央处理器，它由控制测 试系统的计算机及数据输入输出通道组成。许多新的测试系统提供一个网络接口用以传输测试 数据；计算机硬盘和 Memory 用来存储本地数据；显示器及键盘提供了测试操作员和系统的接 口。 图2-1.通用测试系统内部结构 DC 子系统包含有DPS （Device Power Supplies ，器件供电单元）、RVS （Reference Voltage Supplies，参考电压源）、PMU （Precision Measurement Unit ，精密测量单元）。DPS 为被测器件 的电源管脚提供电压和电流；RVS 为系统内部管脚测试单元的驱动和比较电路提供逻辑0 和逻 辑1 电平提供参考电压，这些电压设置包括：VIL、VIH 、VOL 和VOH 。性能稍逊的或者老一 点的测试系统只有有限的RVS ，因而同一时间测试程序只能提供少量的输入和输出电平。这里 先提及一个概念，“tester pin ”，也叫做“tester channel ”，它是一种探针，和Loadboard 背面的 Pad 接触为被测器件的管脚提供信号。当测试机的pins 共享某一资源，比如RVS ，则此资源称 为“Shared Resource”。一些测试系统称拥有“per pin ”的结构，就是说它们可以为每一个pin 独立地设置输入及输出信号的电平和时序。 DC 子系统还包含PMU （精密测量单元，Precision Measurement Unit ）电路以进行精确的 DC 参数测试，一些系统的PMU 也是per pin 结构，安装在测试头（Test Head ）中。（PMU 我们 将在后面进行单独的讲解） 每个测试系统都有高速的存储器——称为“pattern memory ”或“vector memory ”——去存 储测试向量（vector 或pattern ）。Test pattern （注：本人驽钝，一直不知道这个pattern 的准确翻 译，很多译者将其直译为“模式”，我认为有点欠妥，实际上它就是一个二维的真值表；将“test pattern ”翻译成“测试向量”吧，那“vector ”又如何区别？呵呵，还想听听大家意见）描绘了 器件设计所期望的一系列逻辑功能的输入输出的状态，测试系统从pattern memory 中读取输入 信号或者叫驱动信号（Drive ）的pattern 状态，通过tester pin 输送给待测器件的相应管脚；再 从器件输出管脚读取相应信号的状态，与pattern 中相应的输出信号或者叫期望（Expect ）信号 进行比较。进行功能测试时，pattern 为待测器件提供激励并监测器件的输出，如果器件输入与 期望不相符，则一个功能失效产生了。有两种类型的测试向量——并行向量和扫描向量，大多 数测试系统都支持以上两种向量。 Timing 分区存储有功能测试需要用到的格式、掩盖（mask ）和时序设置等数据和信息，信 号格式（波形）和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。Timing 分区从pattern memory 那里接收激励状态（“0 ”或者“1”），结合时序及信号格式等信息，生成 格式化的数据送给电路的驱动部分，进而输送给待测器件。 S