原码乘法电路的设计与实现数电报告.docVIP

沈阳航空工业学院北方科技学院 课程设计说明书 课程名称 数字电路课程设计 学 生 姓 名 刘 佳 专 业 级 学 号 导 教 师 完 成 日 期 2010年9月7日 沈航北方科技学院 课程设计任务书 教学部 工学一部 专业 测控技术与仪器 课程设计题目 原码乘法电路的设计与实现 班级 B841401 学号 姓名 刘佳 课程设计时间 2010 年 8月 28 日至 2010 年9 月7日 课程设计的内容及要求： 主要内容 试用全加器、位移寄存器、计数器和门电路设计一个数值为3位的原码乘法电路。 基本要求 1．必须用实验室现有的器件完成； 2．独立完成电路的设计，组装和调试，通过指导教师当场验收； 3．交出完整的课程设计报告； 主要参考书 [1] 鲍家元，毛文林，《数字逻辑》，北京：高等教育出版社，2003 [2] 唐志宏，韩振振，《数字电路与系统》，北京：北京邮电大学出版社，2008 [3] 白中英，《数字逻辑与数字系统》，北京：科学出版社，2009 [4] 闫石主编，《数字电子技术基础》，北京：高等教育出版社，2009 评语 成绩 指导教师 富刚 2010年 9 月7 日 负责教师 富刚 2010 年 9 月7 日 目录 1．概述 - 1 - 2．需求分析 - 1 - 3．方案设计 - 2 - 4．电路原理设计 - 3 - 5．调试步骤及方法 - 4 - 7．结论 - 5 - 8．心得体会 - 5 - 参考文献 - 5 - 附录 - 6 - 1．概述 本文采用一位全加器阵列的方式完成加法运算，此方法虽然实际连接较为复杂但具有较高的可靠性，输出延迟取决于运算位数，适合于低位数的乘法运算。 2．需求分析 在定点计算机中,两个原码表示的数相乘的运算规则是:乘积的符号位由两数的符号位按异或运算得到,而乘积的数值部分则是两个正数相乘之积。设n位被乘数和乘数用定点整数表示被乘数 　　[ｘ]原＝ｘf?.ｘn－1…ｘ1ｘ0 乘数 　　[ｙ]原＝ｙf?.ｙn－1…ｙ1ｙ0 则 乘积 [ｚ]原＝(ｘf⊕ｙf)＋(ｘn－1…ｘ1ｘ0)(ｙn－1…ｙ1ｙ0) 式中,ｘf为被乘数符号,ｙf为乘数符号。 　　乘积符号的运算法则是：同号相乘为正,异号相乘为负。由于被乘数和乘数和符号组合只有四种情况(ｘfｙf＝00,01,10,11),因此积的符号可按“异或”(按位加)运算得到。 　　数值部分的运算方法与普通的十进制小数乘法类似,不过对于用二进制表达式的数来说,其乘法规则更为简单一些。 　　设ｘ＝1101,ｙ＝1011.让本电路们先用习惯方法求其乘积,其过程如下: 　　运算的过程与十进制乘法相似:从乘数ｙ的最低位开始,若这一位为“1”,则将被乘数ｘ写下；若这一位为“0”,则写下全0。然后在对乘数ｙ的最高为进行乘法运算,其规则同上,不过这一位乘数的权与最低位乘数的权不一样,因此被乘数ｘ要左移一位。以此类推,直到乘数个位乘完为止,最后将它们统统加起来,变得到最后乘积ｚ。 　　如果被乘数和乘数用定点整数表示,本电路们也会得到同样的结果。人们习惯的算法对机器并不完全适用。原因之一,机器通常只有n位长,两个n位数相乘,乘积可能为2n位。原因之二,只有两个操作数相加的加法器难以胜任将n各位积一次相加起来的运算。早期计算机中为了简化硬件结构,采用串行的1位乘法方案,即多次执行“加法—移位”操作来实现。这种方法并不需要很多器件。然而串行方法毕竟太慢,自从大规模集成电路问世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。 图3一位全加器逻辑图 4．电路原理设计 首先外围逻辑部分为输入信号的与逻辑运算，例如a0b0，本电路74LS08（4二输入与门，引脚见附录图1）。电路设计如图4所示： 图4乘法器电路外围输入部分 实现全加器本电路采用74LS86（4二输入异或门引脚见附录图2）、74LS04（4