VerilogLED数码管驱动电路设计.doc

项目编号 Item No. 06 项目名称 Item LED数码管驱动电路设计 训练对象 Class 微电子技术专业 学时 Time 4 课程名称 Course 可编程逻辑器件应用 教材 Textbook CPLD/FPGA应用技术 目 的 Objective 1.熟练使用Quartus II，掌握整个CPLD/FPGA开发流程； 2.掌握LED数码管静态显示的Verilog HDL设计方法； 3．掌握LED数码管动态显示的Verilog HDL设计方法 实训2 LED数码管驱动电路设计与实现 一、实训设备、工具与要求 1．实训设备、工具 PC电脑、FPGA开发系统、Quartus II应用软件。 2．实训要求 ⑴ 每位学生独立完成项目的制作并撰写实训报告； ⑵ 项目制作完成后由制作者按“验收标准”测试功能与参数，指导教师验收并登记成绩； ⑶ 项目经指导教师验收后，由学生将全部实验设备整理后交指导教师验收并登记； ⑷ 实训结束后1周内交实训报告。 二、实训涉及的基本知识 1.请画出七段LED数码管显示电路的输入输出结构 2.列表描述共阴七段数码显示电路的输入输出关系和显示结果？ 七段数码管显示电路输入 七段数码管显示电路输出 LED显示字形 in3 in2 in1 in0 gfedcba 0000 0111111 0 0001 0000110 1 0010 1011011 2 0011 1001111 3 0100 1100110 4 0101 1101101 5 0110 1111100 6 0111 0000111 7 1000 1111111 8 1001 1100111 9 三、实训综合电路（七段译码器电路框图） 动态显示电路框图： 模10计数单个数码管显示电路框图： 四、实训步骤 1. 阅读Altera CyclongII 开发系统用户手册，画出七段数码管的电路图和连接引脚。 信号 clk rst led[6] led[5] led[4] led[3] led[2] led[1] led[0] scan[3] scan[2] scan[1] scan[0] 引脚 89 90 73 74 75 83 85 86 87 97 100 102 104 值 86 87 73 74 75 153 81 82 83 96 98 100 102 2.设计应用工程，将十进制的0-9的BCD码转换成七段数码管的显示码（组合逻辑电路） 七段LED数码管显示电路的Verilog代码： module qiduan_0(cnt,led); input [3:0] cnt; output [6:0] led; reg [6:0] led; always@(cnt) begin case(cnt) 4b0001:led=7b0000110; 4b0010:led=7b1011011; 4b0011:led=7b1001111; 4b0100:led=7b1100110; 4b0101:led=7b1101101; 4b0110:led=7b1111100; 4b0111:led=7b0000111; 4b1000:led=7b1111111; 4b1001:led=7b1101111; 4b1010:led=7b1110111; default:led=7b0111111; endcase end endmodule 七段LED数码管显示电路仿真波形图： 3. 设计应用工程，四个数码管依次静态显示“1”、“2”、“3”、“4”； module led_1(a,led); input [1:0] a; output [10:0] led; reg [10:0] led; always@(a) begin if(a==2b00) led=11b00010000110; else if(a==2b01) led=11b00101011011; else if(a==2b10) led=11b01001001111; else led=11b10001100110; end endmodule 4. 设计应用工程，单个数码管完成从模10计数功能； 分频器： module fenpin25(clk,rst,clk_1hz); input clk; input rst; output clk_1hz; reg clk_1hz; reg [23:0] cnt; always@(posedge clk or posedge rst) begin if(rst==1b1) cnt=24d0;