VerilogHDL多功能电子钟.docVIP

基于verilog HDL语言的数字电子钟设计 摘 要 ： 本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于十足集成电路技术的发展，使数字钟走时准确、多功能化且性能稳定等优点。在本次设计中，系统开发平台为MAX+plusⅡ ，硬件描述语言是Verilog HDL。依据Verilog HDL语言设计由计时，闹铃，秒表，报时等7大模块组成的多功能数字电子钟。根据输入，观察输出及仿真。设计方案和设计平台完成了程序编写和程序调试，通过运行程序及时序波形的仿真有效验证了设计的正确性，初步实现了设计目标。 关键词 多功能数字电子钟；Verilog HDL； MAX +plusⅡ；专用集成电路； Based on Verilog HDL language digital electric clock design The students name: H The guide teacher: X Abstract　:　The course is designed to finished the design of digital electric clock, digital electric clock is a kind of digital display second, points, when the timer, because dye-in-the-wood integrated circuit technology development, and make a digital clock keeps good time, more functional and stable performance, etc. In this design, system developing platform for MAX + plus Ⅱ, hardware description language is Verilog HDL. According to the design scheme and design platform completed programming and program test, through to run the program in time sequence waveform simulation verified effectively the correctness of design, and then realized the design goal. Keywords : application-specific integrated circuit, Verilog HDL, Multi-function digital electric clock; MAX + plus Ⅱ 目　　录 1 引 言 1.1课题设计的背景、目的 1.2 课题设计环境 2 Verilog HDL 简介 3 多功能电子钟的7大模块设计及仿真芯片生成 3.1 计时模块 3.2 闹铃设置模块 3.3 校时模块 3.4 秒表功能模块 3.5 整点报时模块 3.6 闹铃屏蔽及响铃功能模块 3.7 秒表提示功能模块 4 7大模块组合的多功能电子钟的设计及仿真 4.1 功能描述 4.2 源程序(基于Verilog HDL语言) 4.3 模块仿真 5 结束语 参考文献 1 引 言 数字电子钟的时间周期为24小时，具有显示时，分，秒的功能，并设置有闹钟，日历，时间调节等功能。（ASIC[1]，Application Specific Integrated Circuit）MAX+plusⅡ[2] 。MAX+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。Verilog HDL。Verilog HDL也IEEE采纳为IEEE#1064-1995标准。Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合、仿真验证和时序分析。Verilog HDL适合算法级（Algorithm）、寄存器传输级（RTL）逻辑级（Logic）、门级（Gate）和版图级（Layout）等各个层次的电路设计和描述。使设计者在进行电路设计时不必过多考虑工艺实现的具体细节， Verilog HDL