原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
存储系统_3
7.3 高速缓冲存储器cache
存储系统的多层次结构
cache-主存-辅存三级存储体系：三级存储层次
主存-辅存存储层次： 大容量、低成本；
软硬件结合完成
cache-主存存储层次: 高速度、低成本；
纯硬件完成
解决存储系统三个指标：容量、速度、价格/位的矛盾
µProc 60%/year
1000 CPU
“Moore’s Law”
e Processor-Memory
c
n 100 Performance Gap:
a (grows 50% / year)
m
r 10 DRAM
o
f 7%/year
r
e DRAM
P
1
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0
8 8 8 8 8 8 8 8 8 8 9 9 9 9 9 9 9 9 9 9 0
9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2
Time
Four-issue 2GHz superscalar accessing 100ns DRAM could
execute 800 instructions during time for one memory access!
处理器与主存的速度差距
处理器与主存的速度差距
处处理理器器与与主主存存的的速速度度差差距距
7.3.1 cache工作原理
主要依据：程序的局部性原理
程序的局部性原理
两种可预测的主存访问性质（Two predictable properties of
两种可预测的主存访问性质（Two predictable properties of
两两种种可可预预测测的的主主存存访访问问性性质质（（TTwwoo pprreeddiiccttaabbllee pprrooppeerrttiieess ooff
memory references）:
memory references）:
mmeemmoorryy rreeffeerreenncceess））::
时间局部性：某位置若被访问，则近期内很可能又被访问。
� 时间局部性：某位置若被访问，则近期内很可能又被访问。
时时间间局局部部性性：：某某位位置置若若被被访访问问，，则则
文档评论（0）