第2章__TMS320C54x的硬件结构.pptVIP

第2章 TMS320C54x的硬件结构 2.1 ’C54x的基本结构 2.2 ’C54x的引脚功能 2.3 ’C54x的内部总线结构 2.4 ’C54x的中央处理器CPU TMS320C54x的硬件结构图 ’C5402共有144个引脚，引脚分布如图。 3条数据总线分别与不同功能的内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 ’C54x读/写操作占用总线情况 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 支持-16~31位移位范围的桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 16位暂存寄存器T； ⑥ 16位转移寄存器TRN； ⑦ 比较、选择、存储单元CSSU； ⑧ 指数译码器； ⑨ CPU状态和控制寄存器。 2.4.1 算术逻辑运算单元ALU ALU的功能框图 2.4.2 累加器A和B 2.4.3 桶形移位寄存器 2.4.4 乘法-累加单元MAC 2.3.5 比较选择存储单元 ? 通信领域常常用到维持比(Viterbi)算法，该