FFT优化算法的FPGA实现.ppt

?2000 Prentice Hall FFT优化设计及其FPGA实现 姓名: 马 海 涛 班级:1 1 0 2 6 0 3 学号: 110260314 指导老师: 王 静 时间: 2015.01.07 目录 课题背景及研究的目的和意义 国内外在该方向的研究现状及分析 研究内容及拟解决的关键问题 进度安排及预期所要达到的目标 所需条件及物品 参考文献 课题背景及研究的目的及意义 Background FFT优化设计及其FPGA实现 雷达小型化 Objective and Significance 利用 FPGA 芯片设计的并行性、灵活性、高速性 实现并行算法与硬件结构的优化配置，提高 FFT 处理速度 满足现代信号处理对高速度、高可靠性的要求 国内外在该方向的研究现状及分析 按抽取方式划分： 时间抽取法（DIT） 频率抽取法（DIF） 按实现算法划分： N 等于 2 的整数次幂的算法：Cooley-Turkey 算法，实因子算法，分裂基算法，任意组合因子算法 N 不等于 2 的整数次幂的算法：素因子算法，Winograd 算法 按实现方案划分： 软件：C，C++，MATLAB 硬件：ASIC，DSP，FPGA 三种硬件实现方式对比： ASIC：运算速度快，可靠性好；设计周期长，开发费用高 DSP：低功耗，高集成度，高性价比；串行速度慢 FPGA：综合了软件编程的灵活性和专用芯片的快速性；目前价格高 研究内容及拟解决的关键问题 研究内容： 算法的1024点Pipeline设计 基于 蝶形运算结构以16点为例： 特点：流水的级数相对R-2算法来说减少一半，而控制相对R-4算法来说又简单了很多；可以说是R-2和R-4算法的优势综合体。 硬件实现结构（SDF）以256点为例: 结构特点： 拟解决的关键问题 FFT优化算法及 其FPGA实现 基础理论 模块设计 浮点数运算单元 虚数处理单元 旋转因子存储单元 控制单元 蝶形数据流图 硬件实现结构 R-2算法 R-4算法 R-2^2算法 递归结构： 内存共享，速度慢 全并行结构：速度 快，资源消耗过大 流水结构：适中 多路延时反馈结构 （MDF） 多路延时置换结构 （MDC） 单路延时反馈结构 （SDF） 进度安排及预期所要达到的目标 进度安排 第1-2周 查阅资料，翻译外文资料，熟悉软件，写开题报告 第3-4周 开题，研究流水线蝶形图及具体电路结构图的每一级结构，尤其是要处理好旋转因子所在的位置与其值的大小 第5-8周 熟悉硬件实现FFT算法的基本方法，以8点R-2FFT为例，尝试编写最简单的FFT的FPGA实现算法 第9-13周 参阅OpenCores网站上别人的优秀代码，然后编写1024点的基于R-2^2算法的Verilog代码 第14-16周 编写MATLAB的验证代码对1024点的硬件实现进行验证 第17-18周 撰写论文，准备答辩 补充知识 吃透算法 小试牛刀 借鉴编写 测试验证 论文答辩 用Modelsim对所设计的1024点FFT功能进行仿真，获得通过 利用MATLAB和FPGA进行联合仿真验证，获得通过 能在小型化雷达系统中使用，并能达到预期的效果 预期达到的目标 所需条件及物品 硬件条件： Nexys4开发板、USB线、电源及PC机 软件条件：ISE，Modelsim，MATLAB，Debussy，Vim; 人员条件：老师,师兄师姐，同学 参考文献 教材： 论文： [1]蔡可红. 基于FPGA的FFT设计与实现[D].南京理工大学,2006. [2]孔利东. 基于FPGA的数据采集与处理技术的研究[D].武汉理工大学,2007. [3]Rajaveerappa, D,Umapathy, K. Low-Power and High Speed 128-Point Pipline FFT/IFFT Processor for OFDM Applications[J]. EN,2012,92:. [4]M. Turrillas,A. Cortés,I. Vélez,J.F. Sevillano,A. Irizar. An area-efficient Radix 2 8 FFT algorithm for DVB-T2 receivers[J]. Microelectronics Journal,2013,:. [5]K. Babionitakis,V. A. Chouliaras,K. Manolopoulos,K. Nakos,D. Reisis,N. Vlassopoulos. Fully Systolic FFT Architecture for Giga-sampl