I2S协议.doc

PSoC? Creator? 组件数据手册 串行数字音频总线 (I2S) 2.20 特性 ? 仅用于主控 ? 每次采样 8 到 32 数据位 ? 16、32、48 或 64 位字选择周期 ? 数据速率高达 96 kHz，64 位字选择周期：6.144 MHz ? Tx 和 Rx FIFO 中断 ? DMA 支持 ? 独立的左右声道 FIFO +3或交错立体声 FIFO ? 独立启用 Rx 和 Tx8/+ 概述 串行数字音频总线 (I2S) 是用于将数字音频器件连接在一起的串行总线接口标准。此规范来自于 Philips? Semiconductor（I2S 总线规范；1986 年 2 月，修订时间为 1996 年 6 月 5 日）。 I2S 组件仅在主控模式下运行。它还可在两个方向上运行：作为发射器 (Tx) 和接收器 (Rx)。Tx 和 Rx 的数据是独立的字节流。字节流首先包含最高有效字节，并且第一个字的第 7 位 中存放最 高有效位。用于每次采样的字节数（左/右声道的采样）是保持样品所需的最少字节数。 何时使用 I2S 组件为立体声音频数据提供串行总线接口。此接口是音频 ADC 和 DAC 组件最常用的接口。 Cypress Semiconductor Corporation ? 198 Champion Court ? San Jose, CA 95134-1709 ? 408-943-2600 Document Number: 001-79534 Rev. ** Revised May 23, 2012  输入/输出连接 本节介绍 I2S 组件的各种输入和输出连接。I/O 列表中的星号 (*) 表示，在 I/O 说明中列出的情况 下，该 I/O 可能不可见。 sdi — 输入* 串行数据输入。如果您针对 Direction（方向）参数选择了一个 Rx 选项，则显示此信息。 如果此信号连接到输入引脚，则应禁用此引脚的“Input Synchronized”（同步输入）选择。此信 号应已同步到 SCK，所以，用输入引脚同步器延迟信号会导致信号移入下一个时钟周期中。 时钟 — 输入 提供的时钟频率必须是输出串行时钟 (SCK) 所需时钟频率的两倍。例如，要产生 64 位字选择周 期的 48 kHz 音频，时钟频率应为： 2 × 48 kHz × 64 = 6.144 MHz sdo — 输出* 串行数据输出。如果您针对 Direction（方向）参数选择了一个 Tx 选项，则显示此信息。 sck — 输出 输出串行时钟。 ws — 输出 字选择输出指示要传输的通道。 rx_interrupt — 输出* Rx 方向中断。如果您针对 Direction（方向）参数选择了一个 Rx 选项，则显示此信息。 tx_interrupt — 输出* Tx 方向中断。如果您针对 Direction（方向）参数选择了一个 Tx 选项，则显示此信息。 rx_DMA0 — 输出* Rx 方向 DMA 请求 FIFO 0（左侧或交错）。如果选择了 DMA Request（DMA 请求）参数下的 Rx DMA，则显示此信息。  rx_DMA1 — 输出* Rx 方向 DMA 请求 FIFO 1（右侧）。如果针对 Rx 选择了 DMA Request（DMA 请求）参数下 的 Rx DMA 和 Data Interleaving（数据交错）参数下的 Separated L/R（单独的 L/R），则显 示此信息。 tx_DMA0 — 输出* Tx 方向 DMA 请求 FIFO 0（左侧或交错）。如果选择了 DMA Request（DMA 请求）参数下的 Tx DMA，则显示此信息。 tx_DMA1 — 输出* Tx 方向 DMA 请求 FIFO 1（右侧）。如果针对 Tx 选择了 DMA Request（DMA 请求）参数下 的 Tx DMA 和 Data Interleaving（数据交错）参数下的 Separated L/R（单独的 L/R），则显 示此信息。 原理图宏信息 默认情况下，PSoC Creator 组件目录为 I2S 组件提供了三个原理图宏实现。这些宏包含已连接到 数字引脚组件的 I2S 组件。取消选择了 SDI 引脚上的“Input Synchronized”（同步输入）选项 ，并关闭所有引脚的 API 生成。原理图宏使用仅针对 Rx/Tx/Rx 和 Tx 方向配置的 I2S 组件，如 下图中所示。 仅 I2S Rx 仅 I2S Tx  I2S Rx 和 Tx 元件参数 将