电子信息工程课程设计频率计.docVIP

物理与机电工程学院课程设计报告 课程名称： 电子线路课程设计 系 部： 物理与机电工程学院 专业班级： 10级电子信息工程（2）班 学生姓名： 指导教师： 完成时间： 2010年10月19日 报告成绩： 数字频率计的设计 一、设计任务与要求 (1) 被测信号的频率范围为10Hz(10KHz，分成两个频段，即10Hz(999Hz，1(10KHz。 (2) 具有自检功能，即用仪器内部的标准脉冲校准测量精度。 (3) 用3为数码管显示测量数据，测量误差小于10%。 (4) 具有超量程报警功能，在超出当前量程挡的测量范围时，发出音响信号。 (5) 测量误差小于5%。 （我把本次设计扩展为测量频率10Hz~100KHz，分成两段，即10Hz~9999Hz，10~100KHz） 二、方案设计与论证 方案一、完全采用数字完成 用555定时器构成的多谐振荡器产生0.1s的脉宽，再通过分频器形成产生1s的脉宽，然后通过十进制计数器在0.1s/1s内对被测信号源实现计数功能，1s内的计数值即为对应的频率值(0.1s内的计数值应乘以10，可由小数点的移位实现)，经计数器的输出端通过八段译码驱动管使数码管显示相应的频率值。 由于555定时器所构成的多谐振荡器可以由电位器构成，可以实现闸门时间的控制与调节，这样在测量更高频率范围时电路的改进就会很方便，但是由于微分电路的充放电时间不是很稳定，这样得到的闸门时间就不是很精确，在内对频率的计数值与实际的频率值就有一定的误差。 由于只有四只数码管，当从9999HZ上升到10KHZ以上时，四只数码管无法显示全部数值，因此要用相应的控制电路控制换挡，对被测信号源十分频，只显示万、千、百、十三位的数值而丢掉了个位的数值，同时将第三只数码管的小数点点亮，按KHZ读取数据。 方案二、采用单片机完成 1、我们采用定时/计数器T0工作于定时方式产生0.1/1s的精确的闸门时间，而采用定时/计数器T1工作于计数方式对外部被测频率信号实现计数。将每次的计数结果分为高8位和低8位分别放入一个寄存器中。 2、采用软件译码，用查表指令实现三个数码管的显示 由于此次的设计要求我们加深对数字电路的应用的了解以及进一步熟悉数字电路系统的设计，故而采用方案一。 三、单元电路设计与参数计算 1、整形电路 为了得到各种周期波形的信号，必须先将其他波形的周期信号转化为方波，本次整形电路采用由555定时器所构成的施密特触发器，它能将各种周期信号转化为方波。其电路如下： 2、闸门电路 本部分电路是由与门组成的，该电路有两个输入端和一个输出端，输入端的一端，接门控信号，另一端接整形后的被测方波信号。闸门是否开通，受门控信号的控制，当门控信号为高电平“1”时，闸门开启；而门控信号为低电平“0”时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。其电路如下： 3、计数电路 本部分的电路时采用10进制计数器74ls192所组成的，当信号源接在5脚的时候，芯片的工作模式为加计数器。 本次电路5脚应接闸门的输出端，如下图所示，在门控信号为“1”时，闸门有信号输出，计数器进行加计数；在门控信号为“0”时，闸门输出为“0”，此时计数器不进行计数。 3、2、6、7脚依次为从低位到高位的输出引脚，接到锁存器的输入端。 14脚为清0端，高电平清0，在时基或分频电路低电平期间，由逻辑控制电路产生一段高脉冲进行清0，为重新计数做准备。 4、逻辑控制电路 本部分的主要电路由一个单稳态触发器和一个同或门（由于领不到同或门的芯片，就由非门及与非门组成），单稳态触发器的脉冲要求要低于门控信号为“0”的时间（即要小于0.1s）。 参数计算： 单稳态触发器： 输出脉冲的时间：t1=（R+R0）*C*ln((Vol-Voh)/(Vol-Vth)) 其中，R取100K，C取1uF，TTL的输出低电平Vol约为0.2V输出为低电平是的输出电流Iol=18mA，输出高电平Voh约为3.6V，Vth约为2.5V，低电平的输出电阻R0=Vol/Iol=200/18=11R（可忽略不计）。带入数据得t1=39ms100ms。故而可取。 当锁存之后，应该对计数器进行清0，此次所选用的计数器为高电平清0。门控电路和单稳态触发器及两个信号经过同或门后的波形理论应如下： （1）为门控电路波形（2）为控制锁存