DSP原理及应用-艾红-第2章-02 时钟及系统控制0320.pptxVIP

1 第2章 TMS320F2812CPU和时钟 TMS320F281x 的引脚 176引脚 PGF LQFP封装 Low-profile Quad Flatpack 低剖面四边扁平 3 第2章 TMS320F2812CPU和时钟 4 XA[18]~XA[0]: 19根外部地址线。 XD[15]~XD[0]: 16根外部数据线。 :微处理器/微计算机模式选择 。 :外部保持请求。 :外部保持应答。 : XINTF 的Zone0和 Zone1选择。 : XINTF 的Zone2选择。 : XINTF 的Zone6和 Zone7选择。 : 写使能。 : 读使能。 : 读/写选通。 XREADY : 准备好信号 。 : 复位引脚 2.5 引脚说明 5 2.5 引脚说明 JTAG仿真测试 振荡器、复位引脚。 A/D转换器引脚。 电源引脚。 通用数字I/O GPIOA、GPIOB 、GPIOD； 通信模块(SPI/SCI/CAN/McBSP)或GPIOF、GPIOG引脚。 外部中断或GPIOE 引脚。 XF输出引脚。 6 2.5 引脚说明 7 2.5 引脚说明 8 2.5 引脚说明 9 10 2.5 引脚说明 11 2.5 引脚说明 12 2.5 引脚说明 13 2.5 引脚说明 14 2.5 引脚说明 15 2.5 引脚说明 介绍F2812的时钟、锁相环、低功耗模式和看门狗等。 第2章 TMS320F2812CPU 和时钟 17 系统时钟 SYSCLKOUT 输入时钟 CLKIN 18 时钟及系统控制 HISPCP 高速外设时钟设置寄存器 PLLCR PLL控制寄存器 LOSPCP 低速外设时钟设置寄存器 SCSR 系统控制和状态寄存器 PCLKCR 外设时钟控制寄存器 WDCNTR 看门狗计数寄存器 LPMCR0 低功耗模式控制寄存器0 WDKEY 看门狗复位密钥寄存器 LPMCR1 低功耗模式控制寄存器1 WDCR 看门狗控制寄存器 2.6 时钟系统 时钟 基础知识 晶体Crystal 晶体谐振器的简称，是一种压电石英晶体器件，具有一个固有的谐振频率，在恰当的激励作用下，以其固有频率振荡。 振荡电路Oscillator 为晶体提供激励和检测的电路。 晶振Crystal Oscillator 将晶体、振荡器和负载电容集成在一起，其输出直接为一方波时钟信号。 锁相环电路PLL（Phase-Locked Loops） 用于对输入时钟信号进行分频或倍频的电路。 振荡电路 晶振 21 TMS320F281×片上有基于PLL的时钟模块，为处理器和外设提供时钟信号。 时钟源（OSCCLK）有两种配置模式： a）内部振荡器：在X1/XCLKIN和X2间接一个石英晶体； b）外部时钟源：将时钟信号直接接到X1/XCLKIN引脚，X2悬空，此时不使用片内振荡器。 2.6 时钟系统 22 系统时钟选择 系统时钟（CLKIN）的选择： 1）系统复位时，如果XF_XPLLDIS=0时，CPU直接采用外部时钟或片内振荡器输出作为系统时钟； 2）系统复位时，如果XF_XPLLDIS=1时，外部时钟经过PLL分频或倍频后为CPU提供时钟。 23 系统时钟选择 晶体振荡器及锁相环模块 24 系统时钟选择 振荡器输出时钟OSCCLK可以经过三种方式产生CPU时钟CLKIN。 （1）振荡器输出时钟OSCCLK直接提供给CPU，产生CPU时钟CLKIN。 （2）振荡器输出时钟OSCCLK通过锁相环PLL旁路，经过2分频，产生CPU时钟CLKIN。 （3）振荡器输出时钟OSCCLK经过锁相环PLL倍频后，再经过2分频，产生CPU时钟CLKIN。 25 时钟系统 26 时钟系统 27 系统时钟选择 提示：通常需要使能PLL模式，OSCCLK=30MHz，时钟5倍频。 模式 功能概述 CLKIN 禁止PLL 复位时如果引脚XF_XPLLDIS是低电平，则屏蔽PLL模块。直接使用引脚X1/XCLKIN输入的时