基于FPGA的PLC位信息输出控制器设计.pdfVIP

文章编号：1671—4598(2014)06—1750—04中图分类号：TP332 文献标识码：A 基于FPGA的PLC位信息输出控制器设计 周曙光，李克俭，蔡启仲，未庆超，李 静 (广西科技大学电气与信息工程学院，广西柳州 545006) 摘要：提出应用FPGA设计PLc位信息输出与读取控制器的思路。该控制器执行输出位信息相关命令时，在内部时序脉冲控制下按 照Y编号地址自主完成位信息在位存储单元的寻址和读写操作；论述了控制器的电路构成和基本原理，应用VerilogHDL语言实现硬件 电路的构建与连接；测试表明，该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取，使输出位信息命令的执行与 系统其它功能模块实现并行处理，提高了PLc执行指令序列的速度，缩短了PLc扫描周期。 关键词：FPGA；控制器；PLc；位信息；verilog ofBitInformationControllerinPLCBasedonFPGA Design Output Zhou Shuguang，LiKejian，CaiQizhong，WeiQingchao，LiJing of 545006，China) (GuangxiUniversityTechnology，Liuzhou Abstract：This amethodwhich FPGAto PLCinformationandreadcontroller．thecontrolof paperproposed employed design output By internal contr01lerwill thebitinformatiom，s and in unitwithYnum— timingpulse，the read／w“te storage accomplish addressing operations beredaddress whilethecontroller outthe informationThis discussesthecircuit independently carrying output command．paper composition ofthe connectionofthe andbasic contr01ler． HDL to theconstructionandthe hardwarecircuit． principle UsingVe“log languageimplement shows Thetestresult that：wKlethePLCuser is thecontroIlercanreadorw“tethebitinformationtothe programrunning， according command theexecutionofthe bitinformationcommandandother functionmodulein independently，making output system paralleloperation to the ofPLCinstructionexecution thePLCscan improvespeed sequence，shortencycle． words：