计算机组的成原理题库.docVIP

1.在单级中断系统中，CPU一旦响应中断，则立即关闭中断允许。标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 2.浮点运算指令对用于科学计算的计算机是很必要的，可以提高计算机的运算速度。 3.处理大量输入输出数据的计算机，一定要设置十进制运算指令。 4.在计算机的指令系统中，真正必须的指令不多，其余指令都是为了提高计算机速度和便于编程而引入的5.不设置浮点运算指令的计算机，就不能用于科学计算。 6.通用寄存器间接寻址方式中，操作数处在内存单元中。 7.扩展操作码是操作码字段中用来进行指令分类的代码。 8.随机半导体存储器(RAM)中的任何一个单元都可以随机访问。 9.和静态存储器相比，动态存储器的工作速度较慢，但功耗较低、集成度较高，因而常用于主存储器。 10.一般情况下，ROM和RAM在存储体是统一编址的。 11.CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需的时间越长。 12.Cache的功能全由硬件实现。 13.因为动态存储器是破坏性读出，因此必须不断的刷新。 14.固定存储器(ROM)中的任何一个单元不能随机访问。 15.由于半导体存储器加电后才能存储数据，断电后数据就丢失，因此，用EPROM制成的存储器，加电后必须重写原来的内容。 16.交叉存储器主要解决扩充容量问题。 17.访问存储器的请求是由CPU发生的。 18.Cache存储器的内容是由操作系统调入的。 19.DMA设备的中断级别比其他I/O设备高，否则数据将可能丢失。 20.Cache与主存统一编址，即主存空间的某一部分属于Cache。 21.在DMA控制方式中，主机和外设是并行运行的。 22.与各中断源的中断级别相比，CPU(或主程序)的级别最高。 23.中断级别最高的是不可屏蔽中断。 24.在程序中断时，除非计算机正在等待数据，否则无法将数据传送给计算机。 25.阶码部件可实现加、减、乘、除四种运算。 26.[X]补=1.X1X2X3X4，当满足X1=1，X2~X4至少有一个为1时，X -1/2成立。 27.在以下描述的流水CPU基本概念中，正确的表述是流水CPU是以时间并行性为原理构造的处理器。 28.在以下描述PCI总线的基本概念中，正确的表述是系统中只允许有一条PCI总线。 29.设机器字长16位，定点表示，尾数15位，数符1位，定点原码整数表示时，最大正数是32767。 30.设机器字长8位，定点表示，尾数7位，数符1位，定点原码小数表示时，最小负数是-(1-2-7。 31.系统总线中控制线的功能是提供主存、I/O接口设备的控制信号和响应信号。 32.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用主存中读取一个指令字的最短时间来规定。 33.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码 34.下列选项中,能引起外部中断的事件是键盘输入。 35.下列选项中，描述浮点数操作速度指标的是键盘输入。 36.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，命中率为98%，则访问Cache缺失（未命中）20次。 37.无符号数6CH，它的真值是__（十进制形式）。 38.CPU响应中断的时间是当前指令周期结束。 39.计算机操作的最小单位时间是时钟周期。 40.假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是时钟周期。 41.DMA数据的传送是以 数据块 为单位进行的。 42.用512K*16位的FLASH存储器芯片组成一个2M*32位的半导体只读存储器，需要__个FLASH存储器芯片。 43.采用模板[-1 1] 主要检测(水平)方向的边缘。 44.在以移码表示的机器数中，零的表示形式是唯一的。 45.三种常见的总线集中控制优先权的仲裁方式中，计数器定时查询方式对电路故障最敏感。 46.随着计算机系统的发展，由早期以CPU为中心的总线结构发展为现在以存储器为中心。 47.程序计数器PC用来存放下一条指令的地址。 48.微程序控制器中，一条指令的功能是通过执行一条微指令来实现的。 49.运算器的核心部件是算术逻辑单元，完成算术与逻辑运算。 50.在组合逻辑控制器的结构中，包含的寄存器有：指令寄存器、程序计数器、地址寄存器。 51.浮点数的尾数常用移码表示，因为移码用0代表负数，1代表正数，有利于比较大小。 52.主存地址转换成Cache地址，是由Cache的硬部件完成的。 53.主存地址转换成虚拟存储器的地址，主要是由操作系统中的存储软件完成的。 54.采用多体交叉存储器，主要是为了解决存储器容量扩充的问题。 55.一般使用动态R