CMOS集成的电路制造工艺及版图设计.pptVIP

封装的概念 所谓封装形式就是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接  衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。一般来说，出现一代新的CPU，就伴随着一种新的封装形式。 CPU的封装发展史： 1.DIP（Dual.In－line Package）双列直插式封装 （适合PCB板，pin少，面积比大） 2.PQFP（Plastic Quad Flat Package）塑料方型扁平式封装和PFP（Plastic Flat Package）塑料扁平组件式封装 （密集，面积比小，适合高频电路） 3. PGA（Pin Grid Array Package）插针网格阵列封装 （拔插方便，适合高频电路） 4.BGA（Ball Grid Array Package）球栅阵列封装 （引脚多，但是间距大，适合更高频率电路） 5.CSP（Chip Size Package）芯片尺寸封装 （引脚多，面积小，频率高） 6.MCM（Multi Chip Model）多芯片组件 （高速化，可靠性高） 形成nFET 和pFET Select掩模用于离子注入 [3]淀积金属层：连接 CMOS 制造简化流程 Define active areas Etch and fill trenches Implant well regions Deposit and pattern polysilicon layer Implant source and drain regions and substrate contacts Create contact and via windows Deposit and pattern metal layers 五、Design Rules Interface between designer and process engineer Unit dimension: Minimum line width –scalable design rules: lambda parameter （注：可缩放设计规则在大多应用于1um以上 的CMOS工艺中） 设计规则是版图设计中对层内和层间图形最小宽度、最小间距、最小尺寸的一组规定，与各尺寸的一组规定，与各foundry 工艺线有关 CMOS Process Layers（颜色自定） 封装技术 Electrical requirements: Low parasitics（capacitance, resistance and inductance） Mechanical: Reliable and robust(good matching between the thermal properties from the die and the chip carrier, strong connection from die to package as well as from package to board) Thermal: Efficient heat removal 源、漏极：n+、p+（有源区：除FOX外的区域） 金属层之间以及金属层与晶体管之间用绝缘层实现电绝缘 相邻导电层之间的电接触：在隔离氧化层上形成接触孔和通孔 互连线的版图例子 Ｍ２与Ｍ１连接需要通孔via Ｍ１与栅连接需要栅接触孔contact Ｍ１与Ｄ／Ｓ连接需要有源区接触contact 3.5.1 FET阵列设计 串联FET版图设计 器件可以共用图形面积，以节省版图面积或降低复杂性 ３个串联FET版图设计 基本门设计 N阱还需要接VDD 衬底接GND 非门NOT（反相器INV）版图 缓冲器BUF: Out=In， （共享电源和地） 金属可以跨越多晶栅而不会在电气上连接 INV schematic (Cadence) INV layout结论：N个并联FET相当于W（宽度）增大 N倍 你能看出逻辑关系吗？ 答案： What’s this? （照片） CMOS工艺制造流程 主要的单项工艺 N阱CMOS制造流程 设计规则 一、主要的单项工艺 N阱CMOS 单晶硅生长示意图 单晶硅生长炉 预备工作：外延层淀积（p衬底）（化学气相淀积：使用一种或者数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术） 1、 SiO2生长与淀积 SiO2:极好的电绝缘体、很好地附着在其它材料上、可生长或淀积在硅圆片上，能被化学漂洗掉。 SiO2称为石