5 第五章 SBSRAM与EMIF的接口(11张).ppt

下载文档 降价啦

2
0
约1.12千字
约 11页
2017-10-16 发布于浙江
举报
版权申诉
保障服务

5 第五章 SBSRAM与EMIF的接口(11张).ppt

1、本文档共11页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第五章 SBSRAM在核心电路中与DSP EMIF的接口和地址分配 1 TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理、SBSRAM类型、EMIF接口特点和信号； 2 SBSRAM(MT58L256L32P)的工作原理、主要参数和接口时序； 3 EMIF与SBSRAM(MT58L256L32P)的接口逻辑硬件接口、寄存器配； 4 SBSRAM 在DSP核心系统中的地址分配； 5 SBSRAM的操作电源、功耗和封装。 TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理工作在1/2×或1×CPU时钟速度下用SSCLK作为SBSRAM的时钟；具有专门的SBSRAM控制信号，可支持任何类型的异步存储器结合使用；仅支持32位宽的SBSRAM接口。 * EMIF与SBSRAM接口信号 SBSRAM(MT58L256L32P)的连接电原理总容量为8Mbit；数据宽度 32位； SBSRAM（MT48L256L32P）写命令时序图（1/2 CPU速度） SBSRAM（MT48L256L32P）读命令时序图（1/2 CPU速度） TMS320C6201/6701 的输出时序 TMS320C6201/6701 的输入时序建立时间： SDRAM的存取时间tacc(m)必须为DSP的输入提供足够长的建立时间（tisu），裕量为：tmagin=tcyc－(tacc(m)＋tisu) 保持时间： SDRAM输出数据的保持时间toh(m)应当大于DSP要求的输入保持时间（tih），裕量为：tmagin= toh(m)－tih toh(m)－tih=0ns √ toh(m)=1.5ns tih=1.5ns tcyc－(tacc(m)＋tisu)=9.6ns √ tacc(m)=3.5ns Outputs tisu=3.6ns Inputs toh－tih(m)=0.835ns √ tih(m)=0.5ns toh=0.5P－2=1.335ns tosu－tisu(m)=4.005ns √ tisu(m)=1.5ns Inputs tosu=1.5P－4.5=5.505ns Outputs Tmargin MT58L256L32P-6 6701-150@P=6.67ns TMS320C6201/6701与MT48L256L32P接口的寄存器配置 1 EMIF全局控制寄存器（GBLCTL） 2 EMIF CE0空间控制寄存器（CE0CTL） * * *