实验一3-8译码器的设计-重庆科创职业学院.ppt

Max+plusⅡ设计过程 实验一３-８译码器的设计 ５、调整管脚顺序，符合常规习惯，调整时只需选中某一管脚（如 ）并按住鼠标左键拖到相应的位置即可完成。调整后如图所示。 ６、准备为电路输入端添加激励波形。选中欲添加信号的管脚，窗口左边的信号源即可变成可操作状态，如图中箭头和圆括号所示。根据实际要求选择信号源种类，在本电路中选择时钟信号就可以满足仿真要求。 ７、选择仿真时间：视电路实际要求确定仿真时间长短，如图所示。本实验中，选择软件的默认时间1us就能观察到3-8译码器的８个输出状态。 ８、为A、B、C三输入端添加信号：先选中A输入端“ ”，然后再点击窗口左侧的时钟信号源图标“ ”添加激励波形，出现所示的对话窗口。 ９、在本例中，我们选择初始电平为“0”，时钟周期倍数为“1”（时钟周期倍数只能为1的整数倍）并按OK确认。经上述操作我们已为A输入端添加完激励信号，点击全屏显示如图所示。 10、根据电路要求编辑另外两路输入端激励信号波形，在本实验中，3-8译码器的A、B、C三路信号的频率分别为1、2、4倍关系，其译码输出顺序就符合我们的观察习惯。按上述方法为B、C两路端口添加波形后单击左边全屏显示图表“ ”，三路激励信号的编辑结果为图所示。 * * 一、设计流程 Max+plusⅡ软件设计流程由以下几部分组成。 1、设计输入：可以采用原理图输入、HDL语言描述、EDIF网表输入及波形输入等几种方式。 2、编译：先根据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析仿真和编程使用。 3、仿真：仿真包括功能仿真、时序仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。 4、编程与验证：用经过仿真确认后的编程文件通过编程器（Programmer）将设计下载到实际芯片中，最后测试芯片在系统中的实际运行性能。 在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重复上述过程。 设计输入 编 译 在系统测试 编 程 修改设计 仿真与定时分析 下图是Max+plusⅡ编译设计主控界面，它显示了Max+plusⅡ自动设计的各主要处理环节和设计流程，包括设计输入编辑、编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取、编程文件汇编（装配）以及编程下载9个步骤。 二、设计步骤 1）输入项目文件名(File/Project/Name) 2）输入源文件(图形、VHDL、AHDL、Verlog和波形输入方式) (Max+plusⅡ/graphic Editor；Max+plusⅡ/Text Editor；Max+plusⅡ/Waveform Editor) 3）指定CPLD型号(Assign/Device) 4）设置管脚、下载方式和逻辑综合的方式 (Assign/Global Project Device Option,Assign/Global Logic Synthesis) 5）保存并检查源文件(File/project/Save Check) 6）保存和编译源文件(File/project/Save Compile) 7）指定管脚(Max+plusⅡ/Floorplan Editor) 8）生成波形文件(Max+plusⅡ/Waveform Editor) 9）仿真(Max+plusⅡ/Simulator) 10）下载配置(Max+plusⅡ/Programmer) 三、常用菜单简介 （1）MAX+PLUSⅡ菜单： MAX+plusII： Hierarchy Display___塔形显示； Graphic Editor______图形编辑器； Symbol Editor______符号编辑器； Text Editor_________文本编辑器； Waveform Editor____波形编辑器； Floorplan Editor_____管脚编辑器； Compiler___________编译器； Simulator__________仿真器； Timing Analyzer_____时间分析； Programmer________程序下载； Message Processor___信息处理； （2）文件菜单，该文件菜单随所选功能的不同而不同。 File：