微型计算机原理与接口技术第5章第四版.ppt

2、 地址译码的三种方式 (1) 线选方式 线选方式就是将地址总线的高位地址不经过译码，直接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，根本不需要使用片选译码器。 例：RAM芯片容量为8K*8,用2片RAM芯片，组成16K*8位的存储器。 地址选择方式：地址总线低13位（A12-A0)并行地与存储器芯片的地址总线相连，片选段/CS与高位地址线相连（如A13）。 2、 地址译码的三种方式 (2) 全译码方式 全译码方式就是除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。 采用全译码方式的优点是存储器中每一存储单元都有惟一确定的地址。缺点是译码电路比较复杂(相对于部分译码)。 一个采用全译码方式实现片选控制的RAM子系统如下图所示。 要求RAM为4KB ,用1K*8的RAM芯片，安排在64K空间的最低4K位置。低10位用作片内寻址，其余地址线译码后用作芯片寻址。 采用全译码方式实现片选控制的RAM子系统 2 1 3 4 这种片选控制方式可以提供对整个存储空间的寻址能力，即使不需要使用全部地址空间也可采用全译码方式，多余的译码输出(如图中的Y4～Y7)暂时不用，可留作需要时扩充。 (3) 部分译码方式 所谓部分译码方式就是只选用地址总线高位地址的一部分(而不是全部)进行译码，以产生各个存储器芯片的片选信号。 比如利用74L138地址译码器。高位地址中的3位用作地址译码，其余高位地址待用。 二、存储器的数据线及控制线的连接 1、与控制总线的连接 最小模式：M/IO、RD、WR 最大模式：M/IO、MRDC、IORC等 2、与数据总线的连接 8086有数据总线16根，其中D15～D8接高位地址，D7～D0接低位地址。用A0选择低位体，BHE选择高位体。 存储器与8086数据线的连接 F F F F E H F F F F C H · · · (偶体) 0 0 0 0 2 H 0 0 0 0 0 H F F F F F H F F F F D H · · · (奇体) 0 0 0 0 3 H 0 0 0 0 1 H 地 址 锁存器 数 据 总 线 收发器 8086 A0～A19 ___ BHE D0～D15 A0 A1～A19 ___ BHE 数据总线(16位) D0～D7 D8～D15 地址总线 三、 存储器扩展 位扩充 当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。 字扩充 当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。 字位扩充 需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。 * 2、动态RAM的刷新 为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入。 3、DRAM举例 64K位DRAM存储器 Intel2164的容量为64K×1位，即片内共有64K（65536）个地址单元， 每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。 芯片的地址引线只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号变低 （Row Address Strobe），把先出现的8位地址，送至行地址锁存器；由随后出现的列地址选通信号 （Column Address Strobe）把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新（刷新时地址计数，实现一行行刷新）。 64K存储体由4个128×128的存储矩阵构成。每个128×128的存储矩阵，有7条行地址和7条列地址线进行选择。7条行地址经过译码产生128条选择线，分别选择128行；7条列地址线经过译码也产生128条选择线，分别选择128列。 2164,4164的引脚功能及操作 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 N.C DIN WE RAS A0 A1 A2 GND VCC CAS DOUT A6 A3 A4 A5 A7 2164DRAM (64K*1bit) A0 ~ A7 地址线输入引脚 RAS :行地址锁存信号 CAS :列地址锁存信号 WE :写允许信号 DIN :数据输入端(写) DOUT :