SOI CMOS 模拟电路的发展状况1.docVIP

SOI CMOS 模拟电路的发展状况 刘忠立 （中国科学院半导体研究所 北京 100083） 摘 要：本文从SOI CMOS模拟电路中存在的关键问题－浮体效应及其影响出发，描述在解决了浮体效应以后，已实现的有代表性的模拟电路发展状况，特别指出，SOI CMOS在实现RF电路及SOC芯片中的优点。 关键词：SOI CMOS, 模拟电路，RF电路，SOC 中图分类号：TN432 The Development State of SOI CMOS Analog Circuits LIU Zhong-li (The Semiconductor Institute in Chinese Academy of Sciences, Beijing, 100083, P.R.China) Abstract: Based on a key issue-floating body effect and its influence in SOI CMOS analog circuits, this paper describes the development state of representative SOI CMOS analog circuits. Advantages of implementing RF circuits and SOC by using SOI CMOS were especially indicated. Key Words: SOI CMOS, Analog circuits, RF circuits, SOC EEACC: 1220 引 言 SOI CMOS技术始于上世纪70年代中，80年代是解决材料的关键时期，90年代至目前从CMOS器件到超大规模集成电路得到了很大的发展。由于SOI技术具有优良的隔离及小的寄生电容等一系列优点，特别适合于制作低压低功耗及高速电路。用SOI取代体硅，一般电路功耗降低25％，而电路速度则提高30％以上。但是在早期，由于人们对SOI结构中存在的浮体效应认识不足，以及全耗尽工艺尚未很好建立，SOI CMOS技术的发展重点，主要是数字电路，SOI CMOS模拟电路发展缓慢。近年来，由于上述二个问题的解决，SOI CMOS模拟电路进展较快，包括RF在内的SOI CMOS模拟电路的快速进展，促进了SOI CMOS系统芯片（SOC）的发展。本文在分析SOI CMOS模拟电路中的关键问题-浮体效应及其影响的基础上，介绍解决浮体效应以后，SOI CMOS模拟电路的发展状况，最后，评估采用SOI CMOS技术实现SOC的前景。 SOI CMOS模拟电路中的关键问题 2.1 浮体效应及其影响 众所周知，SOI MOS器件可分为部分耗尽及全耗尽二种。部分耗尽器件硅膜较厚（≥0.1(m），硅膜表面部分耗尽，沟道下面存在中性体区；全耗尽器件硅膜较薄（≤0.1(m），硅膜全部耗尽，沟道下面不存在完整的中性体区。部分耗尽器件的中性体区对MOS器件漏输出特性产生影响，通常称为浮体效应。最显著的浮体效应是漏电流曲线扭曲，即Kink效应。随器件沟道长度变短，Kink效应发生的漏电压降低（见图1）[1]。由于模拟电路通常工作在漏特性的饱和区，Kink效应使器件跨导变坏，线性度变差，最终导致模拟电路特性不良。在SOI CMOS电路发展早期，由于对浮体效应认识不足，同时全耗尽工艺尚不成熟，因而SOI CMOS模拟电路发展缓慢。 2.2 体引出技术及全耗尽工艺 近年来，对SOI CMOS浮体效应研究逐渐加强，理论及实践上的认识进展较快。体效应最有说服力的原因是图2的解释：由于N沟道器件沟道载流子即电子在漏附近产生碰撞电离，从而产生电子－空穴对，电 子被漏极电源收集，空穴通过中性体区向源运动，并积累在源附近的中性体区，导致中性体区电位上升，结果导致NMOS器件阈值电压VTH减小，最终导致漏电流在某一漏电压下的突然上升，进而引起漏电流曲线的扭曲。由于N沟器件中电子的碰撞电离系数较大，同时电子的迁移率较空穴大，因而N沟器件比P沟器件表现更为明显的Kink效应。 已研究出几种方法抑制浮体效应, 其中最流行的是采用体引出技术。体引出技术的出发点是将中性体延伸出器件有源沟道区外，通过互连将中性体同源连接。由于体引出的结果是将源附近积累的空穴通过体源结正偏而排出中性体外，从而使体电位上升减弱并抑制了浮体效应，图3示出通过体引出技术使Kink效应减弱的效果。 由于全耗尽器件的耗尽层穿透硅膜，不存在明显的浮体效应，因而本身适用于制作模拟电路。 SOI CMOS模拟电路 体引出技术及全耗尽工艺大大促进了SOI CMOS模拟电路的发展。在抑制了浮体效应以后，SOI CMOS模拟电路可以充分发挥SOI技术的优点，即