EDA第9章设计实例.docVIP

第9章 电子电路的VHDL设计本章12个设计实例，其中前8个设计实例涉及到电子设计系统常用的显示功能(如LED数码管显示、点阵显示及液晶显示)键盘输入功能模/数和数/模转换控制功能以及信息传输过程中用到的同步编/解码和差错控制编码。后面4个综合性的设计实例如任意波形信号发生器密码锁、多功能闹钟和音乐演奏发生器作为电子设计大赛的部分功能也会经常涉及到。每一个设计实例都给出了仿真图和在硬件平台上验证时的导线连接，若读者的硬件平台和作者的不一样，读者只需读懂实例代码，然后对代码作适当的修改及导线连接的修改即可。本章由简入深介绍，读者及时地巩固前面章节所学的VHDL语言知，相信当读者把这些项目全部训练完，设计能力会得到提高。 .2 设计要求与设计思路 设计要求：设计一个8位数码管共阴极动态扫描显示控制电路，要显示的信息比如，其他要显示的信息读者可自行修改代码。 设计思路：该设计功能很简单，只需要三个进程即可完成该设计要求。一个进程用于产生位扫描信号；第二个进程完成对8个数码管选通扫描和送出对应位要显示的字符；而第三个进程完成显示的字符或数字到7段字型码的译码输出。 9.1.3?VHDL代码设计library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ledscan is port(clk:in std_logic; sg:out std_logic_vector(6 downto 0);--段控制信号输出 bt:out std_logic_vector(2 downto 0));--位控制信号输出 end ledscan; architecture one of ledscan is signal cnt8:std_logic_vector(2 downto 0); signal A:integer range 0 to 15; begin P1:process(clk) begin if clkevent and clk=1 then cnt8=cnt8+1; end if; end process P1; P2:process(cnt8) begin case cnt8 is --8位显示的数这8位数可以根据需要灵活改变 when 000=bt=000;A=9; when 001=bt=001;A=3; when 010=bt=010;A=4; when 011=bt=011;A=3; when 100=bt=100;A=4; when 101=bt=101;A=0; when 110=bt=110;A=8; when 111=bt=111;A=0; when others =null; end case; end process P2; P3:process(A) --十六进制数转换成共阴极字形码的译码电路 begin case A is when 0 =sg=0111111; when 1 =sg=0000110; when 2 =sg=1011011; when 3 =sg=1001111; when 4 =sg=1100110; when 5 =sg=1101101; when 6 =sg=1111110; when 7 =sg=0000111; when 8 =sg=1111111; when 9 =sg=1101111; when 10 =sg=1110111; when 11 =sg=1111100; when 12 =sg=0111001; when 13 =sg=1011110; when 14 =sg=1111001; when 15 =sg=1110001; when others =null; end case; end process P3; end; 9.1.4?时序仿真? 仿真结束时间设定为100ms，clk的周期设定为5ms(频率为200Hz)，bt显示基数值设定为“Unsigend Decimal”即无符号十进制数，如下图9-1所示。仿真前的波形如图9-2所示，仿真后所得的波形图如9-3所示。 图9-1 bt基数值设定图 图9-2 仿真前波形设置图 图9-3 仿真后的波形图 从上面的仿真图9-3可以看出，在bt等于0的时刻，段控制输出信号sg输出的是8位数的第一个数字即9的字形码，仿真完全正确。 9.1.5硬件逻辑验证 对