EDA--八路呼叫器.docVIP

目 录 一、设计任务与要求 1 二、总体框图 1 总体框图 1 三．选择器件 1 四．功能模块 2 1. 编码器 2 1.1 逻辑符号 2 1.2 逻辑功能表 2 1.3 逻辑功能 2 1.4 VHDL程序 3 1.5 仿真及解析 3 2. 寄存器 3 2.1 逻辑符号 4 2.2 逻辑功能表 4 2.3 逻辑功能 4 2.4 VHDL程序 4 2.5 仿真及解析 5 3. 译码器 5 3.1 逻辑符号 5 3.2 逻辑功能 5 3.3 VHDL程序 6 3.4 仿真及解析 6 4. 显示电路：选用七段数码管 7 4.1 逻辑功能表 7 4.2 逻辑功能 7 五、总体设计电路 8 总体电路原理图 8 管脚分配 8 仿真波形及解析 9 六、心得体会 9 八路呼叫器 一、设计任务与要求 1.当某一路呼叫时，能显示该路的编号，编号开关与呼叫位置一一对应 2.如有一路优先呼叫了，其他路不受影响，其他路还能继续呼叫 二、总体框图 总体框图 本设计的主要功能就是呼叫时显示对应的呼叫编号。例如：当呼叫时表第一路呼叫，则经过3-8编码器，进行二进制转换，变为001，经过寄存器对其进行存储，然后通过译码显示电路，并且要用七段数码管来显示对应的呼叫编号，则001就即数码管显示数字1.呼叫成功。 根据以上分析，可将整个设计分为三大主要模块：呼叫编码模块，数据存储模块，呼叫信息译码驱动模块。将呼叫编号的译码器和存储的内设，而将显示哪路呼叫编号的七段数码管外接。组成的总体框图如图1所示： 图1 总体框图 根据设计要求所知，输入信号：八路呼叫信号，系统时钟信号CLK。设计的输出信号：八路呼叫成功与否的七段数码显示电路。本设计具有的功能：呼叫功能，存储功能，数字译码功能，数字显示功能。如果某一路有呼叫请求，则该信号被送入编码器进行编码，编码输出经寄存器后，送入显示电路，显示这一路的编号。 三．选择器件 八路呼叫器中所用到的器件为: 1、装有QuartusⅡ软件的计算机一台 2、一位八段数码显示管 3、芯片：使用Altera公司生产的Cyclone系列芯片，如EP1C12Q240C8芯片 4、EDA实验箱一个 5、下载接口是数字芯片的下载接口（JTAG），主要用于FPGA芯片的数据下载 6、拨键开关 7、时钟源 四．功能模块 1. 编码器 将某一信息（输入）变换为某一特定的代码（输出），把二进制码，按一定的规律编排，例如8421码，格雷码等，使每组代码具有特定的含义（代表某个数或控制信号）称为编码，具有编码功能的逻辑电路称为编码器。编码器有若干个输入，在某一时刻只有一个输入信号被转换为二进制码，例如8线-3线编码器，有8个输入，3位二进制码输出。 由于有八路呼叫编号，则选用3-8编码器 1.1 逻辑符号 图2 3-8 编码器的符号 1.2 逻辑功能表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 图3 3-8编码器的逻辑功能表 1.3 逻辑功能 由图知，使用4输入与非门74LS20 组成3-8线普通编码器，其输入接8位逻辑开关，输出Y2,Y1,Y0接寄存器的输入端。每个输入信号以高电平为有效信号。 1.4 VHDL程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bm8_3 IS PORT (I:IN STD_LOGIC_VECTOR(7 DOWNTO 0); y:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END bm8_3; ARCHITECTURE rt1 OF bm8_3 IS BEGIN PROCESS(I) BEGIN CASE I IS WHENy=000; WHENy=001; WHENy=010; WHENy=011; WHENy=100; WHEN 001000