东北林业大学DSP原理课件 第二章 双供电DSP电-2017年10月.ppt

第二章 双供电DSP电源设计 第二章 双供电DSP电源设计 采用双电源器件芯片设计系统时，需要考虑系统上电或者掉电操作过程中内核和I/O供电的相对电压和上电次序。 内核和I/O通常采用独立供电结构，如果上电或者掉电过程中两个电压的供电起点和上升速度不同，就会在内核和I/O之间产生电流，从而影响系统初始化状态，甚至影响期间的寿命。 第二章 双供电DSP电源设计 DSP内核和外设供电次序控制（2种方法） 1、分离元件P通道MOSFET管 2、TI公司提供的电源分配开关 以上两种方法均可实现在DSP内核供电过程中隔离内核和外部I/O器件电源以及控制上电次序的目的。 2.1 总线冲突 内核先于外部I/O供电 内核先上电后掉电 2.2 内核和I/O供电次序控制策略 2.2.1 3.3V单电源上电次序控制 1、采用P通道MOSFET管和具有稳定标识的DC/DC（电压变换器） 特点：原理简单、增加辅助器件少。 2、采用P通道MOSFET管和电源监测电路 3、电源分配开关 4、电源分配开关和单电源监测电路 5、电源分配开关和双电源监测电路 6、 P通道MOSFET管和双电源监测电路 2.2 内核和I/O供电次序控制策略 2.2.2 输入电压大于3.3V的上电次序控制 1、LDO集成电路稳压器 LDO：低压差线性稳压器 2.2 内核和I/O供电次序控制策略 2、LDO集成电路稳压器和单电源监测电路 3、LDO集成电路稳压器和双电源监测电路 2.3 TMS320F28xx 电源设计 第三章 TMS320F2812的时钟与中断 3.1 时钟单元 3.1.1 时钟单元基本结构 TMS320F2812处理器内部集成了振荡器、锁相环、看门狗和复位控制电路等。 F2812内部的各种时钟和复位电路见下图： 3.1.2 锁相环电路 锁相环是一种控制晶振，使其对于参考信号保持恒定相位的电路，在数字通信系统中使用比较广泛。 DSP上锁相环，主要作用是通过软件实时配置片上外部时钟，提高系统的灵活性和可靠性。 可以有效的降低系统对外部时钟的依赖和电磁干扰，提高系统启动和运行的可靠性，降低系统对硬件的设计要求。 3.1.2 锁相环电路 3.1.2 锁相环电路 3.1.2 锁相环电路 锁相环模块除了为28x内核提供时钟之外，还通过系统时钟输出快速和慢速两种外设时钟，如下图所示。 3.1.3 时钟单元寄存器 3、锁相环控制寄存器PLLCR PLLCR DIV选择PLL是否为旁路，如果不是旁路则设置相应的时钟倍频数。 3.1.4 看门狗 1 看门狗定时器基本结构 如果CPU崩溃，则复位系统。 看门狗计数器独立于CPU 如果计数器溢出则复位或中断被触发 为防止计数器溢出，CPU必须周期性的向看门狗KEY寄存器写入0X55+0XAA序列 在 复位之后3ms之内看门狗必须被启用或者禁止 （3）看门狗计数寄存器 WDCNTR 0 2 15 - 3 HSPCLK reserved H/LSPCLK2 H/LSPCLK1 H/LSPCLK0 Peripheral Clock Frequency 0 0 0 SYSCLKOUT / 1 0 0 1 SYSCLKOUT / 2 (复位默认值) 0 1 0 SYSCLKOUT / 4 (复位默认值) 0 1 1 SYSCLKOUT / 6 1 0 0 SYSCLKOUT / 8 1 0 1 SYSCLKOUT / 10 1 1 0 SYSCLKOUT / 12 1 1 1 SY