FPGA出租车计费器设计研究报告(verilog).docVIP

出租车计费器 一 实验任务及要求 1. 能实现计费功能，计费标准为：按行驶里程收费，起步费为10.00元，并在车行3公里后再按2元/公里，当计费器计费达到或超过一定收费(如20元)时，每公里加收50%的车费，车停止不计费。 2. 实现预置功能：能预置起步费、每公里收费、车行加费里程。 3. 实现模拟功能：能模拟汽车启动、停止、暂停、车速等状态。 4. 设计动态扫描电路：将车费显示出来，有两位小数。 5. 用VHDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路。 6. 各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正确。 7. 完成电路全部设计后，通过系统实验箱下载验证设计的正确性。 计费器按里程收费，每100米开始一次计费。各模块功能如下： (1) 车速控制模块 当起停键为启动状态时（高电平），模块根据车速选择和基本车速发出响应频率的脉冲驱动计费器和里程显示模块进行计数；当处于停止状态时暂停发出脉冲，此时计费器和里程显示模块相应的停止计数。 (2) 里程动态显示模块 其包括计数车速控制模块发出的脉冲以及将计数显示动态显示出来，每来一个脉冲里程值加0.1（控制器每发一个脉冲代表运行了0.1公里）。 (3) 计费动态显示模块 其初值为10元，当里程超过3公里后才接受计数车速控制模块发出的脉冲的驱动，并且计数显示动态显示出来，每来一个