EDA技术实用教程(第二版)潘松黄继业第2版第7章_有限状态机设计与LPM应用.pptVIP

7.6.5 编辑定制LPM_FIFO模块 图7-28 选择FIFO数据位宽为8，深度为512 7.6 LPM模块的VHDL文本方式调用 7.6.5 编辑定制LPM_FIFO模块 7.6 LPM模块的VHDL文本方式调用 图7-29 7-19 fifo端口设置 7.6.5 编辑定制LPM_FIFO模块 7.6 LPM模块的VHDL文本方式调用 图7-30 选择Area优化方式和EAB构建 7.6.5 编辑定制LPM_FIFO模块 7.6 LPM模块的VHDL文本方式调用 图7-31单击“Finish”后完成fifo2.vhd的定制 7.6.6 LPM_FIFO定制文件的仿真测试 【例7-15】 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY fifo2 IS PORT(data : IN STD_LOGIC_VECTOR (7 DOWNTO 0); --输入数据 wrreq : IN STD_LOGIC ; --写入请求 rdreq : IN STD_LOGIC ; --读出请求 clock : I