DSP原理与应用张东亮第2章DSP控制器总体结构.pptVIP

第2章 DSP总体结构 本章内容： 2.1 2407 DSP片内硬件资源与引脚 2.2 存储器与I/O空间 2.3 系统配置寄存器、时钟与低功耗模式 2.4 看门狗定时器 2.5 通用输入/输出 2.6 中断系统 2.1 DSP片内硬件资源与引脚 2.3 存储器与I/O空间 2.3 系统配置寄存器、时钟与低功耗模式 3. 低功耗模式 2.4 看门狗定时器 2.5 通用输入/输出 2.6 中断系统 2.6.2 外设中断扩展控制器 LF240x CPU内核提供给用户6个CPU可屏蔽中断INT1-INT6。 每1个CPU中断又包含多个外设中断请求，所以用一个外设中断扩展（PIE, Peripheral Interrupt Expansion）控制器专门来管理来自各种外设或外部引脚的40多个中断请求。 外设中断扩展(PIE)模块图 1. 中断请求层次和结构 外设中断个数很多，用两级中断结构来扩展可响应的中断个数。 中断请求/应答硬件逻辑和中断服务程序软件都有两级层次的中断。 在低层次中断，从几个外设来的外设中断请求(PIRQ) 在中断控制器处进行或运算, 产生一个INTn(n=1-6)中断请求。 在高层次中断，从INTn中断请求产生一个到CPU的中断请求。如果一个引起中断的外设事件发生且相