EDA与数字系统设计第2版李国丽等编著CH3ch3-4.pptVIP

第三章 Verilog HDL硬件描述语言 3.1 Verilog HDL概述 3.2 Verilog HDL语言要素 3.3 Verilog HDL基本语句 3.4 Verilog HDL门元件和结构描述 3.5 仿真验证 3.6 可综合性描述 3.7 设计实例 3.4 Verilog HDL门元件和结构描述 3.4.1 门元件 3.4.2 门级结构描述举例 3.4.3 Verilog HDL程序设计的描述方式 3.4.1 门元件 1 多输入门 (and \ nand \ or \ nor \ xor \ nxor) 2 多输出门 (buf \ not) 3 三态门 (bufif0 \ bufif1 \ notif0 \ notif1) 4 门延时 1 多输入门 (and \ nand \ or \ nor \ xor \ nxor) 多输入门的表示方式为： 门名 单元名(输出， 输入列表) 例如: or A1(out，int1，int2)； 表示该门类型为或门，单元名为A1，一个输出端口，两个输入端口。 1 多输入门 (and \ nand \ or \ nor \ xor \ nxor) 门名是以上六种多输入门之一。 多输入门的共同点: 只有一个输出端口，有一个或多个输入端口。 第一个端口