锁相技术第十章　锁相环仿真.ppt

　　　第一节　运用SIMULINK仿真锁相环一、通信同步锁相环仿真　　SIMULINK通信单元的构建库中包含压控振荡器(VCO)和锁相环(PLL)模型。VCO是锁相环中的关键部分，在仿真中分为连续时间VCO和离散时间VCO两种，分别产生连续和离散形式的信号。随输入压控信号幅度的不同，VCO产生不同频率的正弦信号输出。 图10-1　模拟带通型PLL 　　1. 基带PLL　　基带PLL仿真元件如图10-2所示。 图10-2　基带PLL仿真元件图 (a) 基带PLL；(b) 线性基带PLL 图10-3　基带PLL元件内部组成 (a) 基带PLL元件内部组成图；(b) 线性基带PLL元件内部组成图 　　2. 电荷泵PLL　　电荷泵PLL仿真既可以是基带型，也可以是带通型，如图10-4是其仿真元件图。 图10-4　电荷泵PLL仿真元件图 图 10-5　电荷泵PLL模块鉴相器 图10-6　双D鉴相器原理图与真值表 (a) 双D鉴相器原理图；(b) D触发器真值表 　　设ui(t)和uo(t)的频率分别为fr和fv，根据电路图及真值表可得：当ui(t)和uo(t)频率相同时的三组鉴相状态为：u、d同为低电平；u为高电平，d为低电平; u为低电平，d为高电平。这三种状态分别称为n、u和d状态。在u状态下，u端输出的脉冲使电荷泵对环路充电。在d状态下，d端输出的脉冲使电荷泵对环路放电。在n状态下，环路滤波器既不充电也不放电，故称为三态鉴相器。　　fr=fv时的FPD波形如图10-7所示。 图10-7　fr=fv时的FPD波形 (a) 同相；(b) ui(t)超前uo(t); (c) uo(t)超前ui(t) 　　设电荷泵能提供的充放电电流为Ip，则充放电电流在一个周期内的平均值是 　　　　　　　　　　　　　　　　　　　　　　　　(10-1)该式反映出电荷泵鉴相器的鉴相特性。考虑到相位的周期性，式(10-1)如图10-8所示。 图10-8　电流型鉴相器的鉴相特性曲线 　　设鉴相器是电流型，当frfo时的波形如图10-9所示。图中id(t)表示电荷泵提供的电流。平均电流id(t)大于0，且频差越大，id(t)的正值越大。当frfo时，只要将电流波形倒相即可，此时，id(t)平均电流小于0，且频差越大id(t)越负。当fr = fv时，id(t)=0。 图10-9　frf0时电流型鉴相器的鉴相波形 　　在设计环路中ui(t)是输入信号，其频率fr是不受环路控制的，因此在分析鉴频特性时fr为定值。而fv决定于VCO的振荡频率，它随环路控制电压的变化而变化，因而把它表示为时间的函数fv(t)。 　　令Δw=wr－wv，由上述分析可得下列关系：　 ·Δw≈0时，id(t)决定于鉴相特性；　 ·Δw=∞时，id(t)=Ip，Δw=－∞时，id(t)=－Ip　　由分析可得id(t)与Δw之间的关系近似为　　　　　　　　　　　　　　　　　　　　　　　　　(10-2) 　　因此，电流鉴相器的鉴相增益及鉴频增益分别为　　鉴频增益 　　　　　　　　　　　　　　　　　　(10-3)　　鉴相增益 　　　　　　　　　　　　　　　　　　(10-4) 　　下面以载波提取的实例说明PLL仿真过程，尤其是环路滤波器参数的选取与计算。　　对于无离散载波分量的信号，例如二进制等概率PSK信号，抑制载波的双边带信号(DSB信号)，可以采用非线性变换的方法从信号中获取载频，平方环和科斯塔斯环是有能力获取载频的锁相环。下面以平方环为例来介绍环路的仿真过程。 　　以等概二进制信源的PSK信号为例，设信号表达式为 　　　　　　　　　　　　　　　　　　　　　　　　　(10-5)其中，m(t)=±1，当m(t)取+1和－1等概率时，此信号的频谱中无wc载波频率分量。将式(10-5)平方可得： 　　　　　　　　　　　　　　　　　　　　　　　　　(10-6) 　　设二进制信源等概的PSK通信系统，载波频率是10 kHz，二进制符号速率为1 kbaud，采用平方环提取载波的simulink仿真示意图如图10-10所示。 图10-10　 平方环提取载波的Simulink仿真图 　　设VCO的本振频率为调制载波频率的两倍频，即20 kHz，压控灵敏度K0=1000 Hz/V，本振初始相位设定为π/3，链路中没有加入相位延迟环节，所以相位差为π/3。［AWGN Channel］设置噪声方差为0.001，由正弦调制信号幅度为1可知，平方环输入信噪比为27 dB。 　　理论上，只要环路滤波器采用一阶环以上都可以获得0稳态相差。［Transfer Fcn］滤波模块的传递函数表示如下： 　　　　　　　　　　　　　　　　　　　　　　　　(10