秒表电路实习报告.docVIP

《计算机辅助设计实习》 课程设计报告 题 目 秒表电路的设计 学 院 班 级 姓 名 学 号 第一周 到 第三周 共 3 周 目录 一．前言 二．内容摘要 三．关键字 四．技术要求 五．方案论证与选择 1.1HZ信号脉冲装置NE555定时器 2.计数器74LS160 3.译码器74LS48 4.七段数码管（LED） 5.2 线－4 线译码器74ls139 六．电路图及电路工作原理 元件清单 七．设计存在的问题及解决 八．心得体会 前言 如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。 二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。 与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。 此次课设更是加深了我们对数字技术的理解和认识。 二．内容摘要 本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。的逻辑结构较简单， 多谐振荡器是由555定时器及其外围电路组成的电路部分产生1秒的脉冲。 三. 关键字 计数器，译码器，显示器，555定时器构成的多谐振荡器。 四．技术要求 要求：1、电子秒表具有1只按钮，当按钮第一次按下后开始计时，第二次按下后停止计时并保留本次计时时间，第三次按下后电子秒表复位，为下一轮计时做准备。 2、用2只八段数码管显示计时时间，计时范围为00秒 - 99秒。 五．方案论证与选择 1、 数字式秒表，。设计要求，用数码来做显示器。题目要求最大记数值为，则需要。要求计数分辨率为秒，那么我们需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。 核心部分脉冲是由555定时器构成的多谐振荡器，产生赫兹脉冲如果精度要求高，也可采用石英振荡器。 信号发生器采用集成电路555定时器与电阻和电容组成的多谐振荡器。 图(a) 555组成的占空比可调的多谐振荡器 555组成的多谐振荡器可以用作各种时钟脉冲发生器，图（a）为脉冲频率可调的矩形脉冲发生器，调节Rp可得到任意频率的脉冲信号，由于电容C充放电回路的时间常数不等，所以（a）输出波形为矩形脉冲，矩形脉冲的占空比随频率变化而变化。 555组成的多谐振荡器参数计算公式： f=1/T=1.43/（R1+2R2）*C q=(R1+R2)/(R1+2R2) 经过计算并实际调整，方案为R1=10千欧，R2=2.5千欧，c1=100微法。在实践中，如果用示波器观察到频率不正确，可调整Rp来改变频率，减小误差。 计数器74ls160 74LS160的管脚图及功能表如下: 图7 为74LS160管脚图及功能表 74LS160为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。和都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3 Q2 Q1 Q0=1001时，RCO=1。 8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图： 显示译码芯片74ls48 BCD七段译码器。其输出的是驱动七段字形的七个信号，最常见的型号有74LS48、74LS47等。 8的输入端是A3A2A1A0四位二进制信号（8421BCD码），a