组合逻辑电路险象消除网络教育学院例图所示电路.PPTVIP

1、代数法： 根据描述电路的函数表达式来判断相应电路是否具有产生险象的条件。具体步骤： 1）首先检查找出具备竞争条件的输入变量，该变量X同时以原变量和反变量的形式出现在表达式中。 2）分别对每一个具备竞争条件的输入变量进行如下操作：只保留该变量，其余的变量用各种0、1取值的不同输入组合代入，得到的表达式只含有该变量。若结果为X+X或者XX的形式，则说明该变量变化时会产生险象。 组合逻辑电路险象判断 例 例如设描述电路的逻辑函数为： 找出具有竞争条件的输入变量：A和C。分别对A、C进行检查。 （1）表达式中只保留A，BC分别以00、01、10、11的逻辑值代入表达式，得到如下结果： BC=00 BC=01 BC=10 BC=11 可见，当BC=11时，输入A变化时可能产生险象。 组合逻辑电路险象判断 （2）表达式中只保留C，AB分别以00、01、10、11的逻辑值代入表达式，得到如下结果： 可见，输入C变化时不可能产生险象。 AB=00 AB=01 AB=10 BC=11 组合逻辑电路险象判断 网络教育学院 * 第4章 组合逻辑电路 组合电路的分析方法和设计方法 设计中存在的问题及解决方法 学习要点 组合电路：当时的输出仅由当时的输入决定，与电路当前状态