DSP原理及应用课件作者郑玉珍DSP原理及应用_第07章节.pptVIP

TMS320X28x的ADC模块是一个12位分辨率带流水线结构的模数转换器； 其中模拟电路包括前端模拟多路复用器（MUX）、采样/保持电路（S/H）、模数转换内核、参考电压电路以及其他模拟辅助电路； 数字电路部分包括可编程排序器、转换结果寄存器、与模拟电路的接口电路、与芯片外设总线接口及其他片上模块接口等 。 ADC模块的结构 ADC模块特点 12位模数转换内核，内置双采样/保持器； 顺序采样模式或并行采样模式； 模拟输入电压范围：0V～3V； 快速的转换时间，最高采样率12.5MSPS； 16通道模拟信号输入； 自动排序功能支持16通道自动转换，转换通道由软件编程选择 ； 排序器可以工作在启动/停止模式，允许AD转换与多个按时间排序的触发源同步； 双排序器模式下，EVA和EVB触发源可独立触发转换； 采样保持器的时间窗口有独立的预分频控制； …… ADC排序器有两个独立的8状态排序器(SEQl和SEQ2)，它们可以组成双排序器 ,也可以级联成一个16状态的单排序器(SEQ)，即级联模式 ，将一系列的转换请求自动排序； 每次收到启动转换信号（SOC）时，通过多路选择器选择任意一个通道进行转换。模数转换结果被存储到对应的结果寄存器内，第一个转换结果储存在ADCRESULT0内，第二个转换结果储存在ADCRESULT1内…… 可以对同一个通道进行多次采样，即“重复采样”，或“过采样”。“过采样”得到的结果比单次采样转换结果分辨率高； 在双排序器顺序采样模式下，新的SOC信号只能在当前排序命令完成后才能得到响应。例如，假设当前正在处理SEQ2的请求，此时一个SEQ1的SOC信号发生，那么在处理完SEQ2请求后会立即响应SEQ1的启动转换命令。如果SEQ1和SEQ2启动转换命令同时发生，那么SEQ1启动转换命令拥有优先执行权。 双排序器 顺序采样就是按照顺序一个通道一个通道的进行采样，例如ADCINA0，ADCINA1……ADCINA7，ADCINB0，ADCINB1……ADCINB7； 并行采样，是一对通道一对通道地进行采样，即ADCINA0和ADCINB0同时采样，ADCINA1和ADCINB1同时采样，……ADCINA7和ADCINB7同时采样。 16位的输入通道选择序列控制寄存器ADCCHSELSEQx（x=1,2,3,4），被分成了4组功能位CONVxx，定了要进行采样的引脚； 顺序采样时，CONVxx的4位均用来定义输入引脚，最高位为0说明采样的是A组，1说明采样的是B组。低3位定义偏移量，决定了某一组内的特定引脚。例如，CONVxx的数值0101b说明选择的输入通道是ADCINA5引脚。CONVxx的数值1011b，说明选择的输入通道是ADCINB3引脚； 并行采样时，CONVxx的最高位被舍弃，只有低3位的数据有效，例如CONVxx的数值0101b，则对ADCINA5和ADCINB5同时进行采样 ，转换的结果被储存在相邻的两个结果储存器中 。 双排序器SEQ1指向CONV00~ CONV07 ;SEQ2指向 CONV08~ CONVl5 级联排序SEQ指向CONV00 ~CONVl5; 模拟通道可以以任何次序进行转换，对于同一通道，也可以进行多次转换。 并行采样双排序器模式初始化 AdcRegs．ADCTRL3.bit.SMODE_SEL=1； //设置并行采样模式 AdcRegs. ADCTRL1.bit.SEQ_CASC=0； //设置双排序器模式 AdcRegs．ADCMAXCONV．all=0x0033； //每个排序器最大采样通道数为4，共8个序列，16路 AdcRegs．ADCCHSELSEQl．bit．CONV00=0x0； //采样ADCINA0和ADCINB0 …… AdcRegs．ADCCHSELSEQ3．bit．CONV11=0x7； //采样 ADCINA7和ADCINB7 并行采样级联排序模式初始化 AdcRegs．ADCTRL3.bit.SMODE_SEL=1； //设置并行采样模式 AdcRegs. ADCTRL1.bit.SEQ_CASC=