- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Quartus常见错误看看警告:it conflicts with Quartus II primitive name,实体名和QUARTUS的保留字冲突,楼主把实体名改一下就行了。有很多这种名字都不能乱起的 比如or2 and2 啥的。为什么还提示“Error: Top-level design entity and2 is undefined”
library ieee;use ieee.std_logic_1164.all;entity and2 isport(a,b:in std_logic;? ???yut std_logic);end and2;architecture and2_1 of and2 isbeginy=a nand b;end and2_1;在设置里已经设定top-level entity为and2了怎么还是报错啊!
标题:关于quartus中模块的引用
2009-05-27 17:10:35
quartus中一个工程中可包含一个顶层模块,多个子模块,通过顶层模块引用子模块。1:顶层模块的实体名必须与建立工程时的实体名一致,否则编译时会出错,如下Error: Top-level design entity AND is undefined2,多个实体文件建立后在quartus界面左边的工程文件夹中找到要作为顶层文件的文件点击右键设置为顶层文件3.所有文件设置好后再进行编译,单独编译某个文件的话肯定错误很多。/Detail/DefaultView.aspx?BookId=ISBN7-115-13204-6里面有一个调用模块的例子,书中间的子模块命名为NAND编译时不能通过,后来改个名字NAND11就通过了,难道NAND是关键词不可用来命名? 错误为:Top-level design entity rojectName is undefined我已经把项目名称和顶层设计的名称设为一样的而且有时候出现这样的情况,有时候又不出现这样的情况例如下面这个例子
//与非门行为描述module NAND(in1,in2,out);? ? ? ? ? ? ? ? ? ? ? ? input in1,in2;? ? ? ? ? ? ? ? ? ? ? ? output out;//连续赋值语句? ? ? ? assign out=~(in1in2);endmodule我建工程后就会提示Top-level design entity NAND is undefined这个例子是从电子书上直接拷贝过来的,我很好奇的是有的例子可以运行,有的例子不可以。我先创建一个Verilog文件,然后保存成工程,工程名字和顶层文件名字一样的。
问题解决了。原来定义实体的名称必须与项目顶层文件名称相同。难怪有时候出现有时候又不出现这个问题咧。2009-10-17 17:16
1.Found clock-sensitive change during active clock edge at time time on register name 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。 措施:编辑vector source file 2.Verilog HDL assignment warning at location: truncated with size number to match size of target (number 原因:在HDL设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32位,将位数裁定到合适的大小 措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数 3.All reachable assignments to data_out(10) assign 0, register removed by optimization 原因:经过综合器优化后,输出端口已经不起作用了 4.Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results 原因:第9脚,空或接地或接上了电源 措施:有时候定义了输出端口,但输出端直接赋‘0’,便会被接地,赋‘1’接电源。 如果你的设计中这些端口就是这样用的,那便可以不理会这些warning
您可能关注的文档
最近下载
- 网络空间信息安全(第2版)习题与思考题参考答案.pdf
- 微肿瘤PTC体外药敏检测服务2023年.pdf VIP
- 教科版四年级科学上册第三单元《第1课让小车运动起来》优秀教学设计.docx VIP
- 病例报告表完整版.doc
- 电影售票管理平台.docx
- 统编版语文三年级上册《对话中提示语的位置及标点》课件.pptx VIP
- AQ_ 4272-2016 铝镁制品机械加工粉尘防爆安全技术规范.pdf
- 4第四章-金融市场及其构成(货币金融学(蒋先玲编著)第3版ppt课件可编辑).pptx
- 部编版语文二年级下册 第三单元大单元任务群“发现汉字的秘密”(一等奖创新教学设计).pdf VIP
- 《活着》读书分享.pptx VIP
文档评论(0)