通过DFM实现设计技术与工艺节点的对等演进.DOCVIP

通过DFM实现设计技术与工艺节点的“对等演进” 随着半导体行业向45nm及更精微节点迈进，制造技术面临着来自间距、迁移率、变异、漏电流和可靠性等多方面越来越大的挑战。为使半导体线路图能继续以具成本效益的方式前行，设计技术为提供“对等演进(equivalent scaling)”正承受巨大压力。 设计技术确实也在提供“对等演进”。传统上，“经典”的演进/微缩指的是随着每次工艺节点的进步，物理尺寸都相应缩小，但并没对所用的基础材料作任何改变。看一看半导体国际技术路线图(ITRS)就可发现，这种类型的缩放在180nm“碰了壁”—对所要求的技术没有现成的解决方案。 当传统微缩无能为力时，摩尔定律揭示的性能、密度和成本的运行轨迹借助对等演进继续着，也就是在不要求工艺技术作任何创新的前提下，主要通过降低功耗或加大密度的新设计技术来进行。通过利用对等演进，设计技术可“分担”翻越半导体线路图这堵墙的负担。的确，设计技术有望从目前的硅工艺技术中“榨取”前所未有的巨大价值。 那剩下的还有哪些问题呢？保守地说，其中有一半涉及到工艺节点的功耗问题，另有1/3个属于节点对应的面积问题，以及一些节点的性能价值问题。毫无疑问，这是重新进行研发和投资工具能得到高回报的所在。 工艺数据不是灵丹妙药。在180nm及更先进工艺，制造要求相当直白，并包含在诸如每层的宽度和间距等设计规则中。只要遵守这些规则，设计师